基准电压的校准方法、装置及存储介质制造方法及图纸

本申请实施例公开了一种基准电压的校准方法、装置及存储介质，涉及芯片校准领域。校准方法包括：获取待校准芯片基于trim_mid调整后的第一基准电压值；获取待校准芯片基于trim_mid+1调整后的第二基准电压值；计算步长值；获取待校准芯片基于trim_coarse调整后的第三基准电压值；判断第三基准电压值是否位于预设电压值范围内；若为是，判断第三基准电压值是否大于目标基准电压值；若为是，将trim_coarse

【技术实现步骤摘要】
基准电压的校准方法、装置及存储介质


[0001]本申请涉及芯片校准领域，尤其涉及一种基准电压的校准方法、装置及存储介质。

技术介绍

[0002]现有技术中在芯片样片流片回来后，实验室阶段对芯片相关功能进行测试前最重要的一步就是对芯片时钟进行校准。芯片在生产过程中，由于设备、工艺等问题，出厂后的芯片的实际基准电压与设定的目标基准电压存在一定偏差。
[0003]为了使芯片可以正常工作，则必须对芯片的基准电压进行校准，现有技术中在芯片设计之初就会在芯片内部预留有trim寄存器，用于实现对基准电压的校准，现有技术中在对芯片的基准电压进行校准时，采用递增法或二分法校准基准电压，需要执行较多的次数才能完成校准，这种校准方式的效率比较低，尤其是在trim寄存器的最大trim值较大的情况下，校准次数会快速增加。

技术实现思路

[0004]本申请实施例提供了基准电压的校准方法、装置、及存储介质，可以解决现有技术中基准电压的校准效率较低的问题。所述技术方案如下：
[0005]第一方面，本申请实施例提供了一种基准电压的校准方法，所述方法包括：
[0006]获取待校准芯片基于trim_mid调整后的第一基准电压值；其中，tirm_mid为trim寄存器的最大trim值的一半；
[0007]获取所述待校准芯片基于trim_mid+1调整后的第二基准电压值；
[0008]计算步长值；其中，LSB＝VREF2
‑
VREF1，LSB为所述步长值，VREF1为所述第一基准电压值，VREF2为所述第二基准电压值；
[0009]获取所述待校准芯片基于trim_coarse调整后的第三基准电压值；其中，trim_coarse＝(VREF_target
‑
VREF1)/LSB+trim_mid，所述VREF_target为所述待校准芯片的目标基准电压值；
[0010]判断所述第三基准电压值是否位于VREF_target
±
LSB的范围内；
[0011]若为是，判断所述第三基准电压值是否大于VREF_target；
[0012]若为是，将trim_coarse
‑
1作为目标trim值。
[0013]第二方面，本申请实施例提供了一种基准电压的校准装置，所述装置包括：
[0014]获取单元，用于获取待校准芯片基于trim_mid调整后的第一基准电压值；其中，tirm_mid为trim寄存器的最大trim值的一半；
[0015]所述获取单元，还用于获取所述待校准芯片基于trim_mid+1调整后的第二基准电压值；
[0016]计算单元，用于计算步长值；其中，LSB＝VREF2
‑
VREF1，LSB为所述步长值，VREF1为所述第一基准电压值，VREF2为所述第二基准电压值；
[0017]所述获取单元，还用于获取所述待校准芯片基于trim_coarse调整后的第三基准
电压值；其中，trim_coarse＝(VREF_target
‑
VREF1)/LSB+trim_mid，所述VREF_target为所述待校准芯片的目标基准电压值；
[0018]判断单元，用于判断所述第三基准电压值是否位于VREF_target
±
LSB的范围内；
[0019]所述判断单元，还用于若为是，判断所述第三基准电压值是否大于VREF_target；
[0020]校准单元，用于若为是，将trim_coarse
‑
1作为目标trim值。
[0021]第三方面，本申请实施例提供一种计算机存储介质，所述计算机存储介质存储有多条指令，所述指令适于由处理器加载并执行上述的方法步骤。
[0022]第四方面，本申请实施例提供一种校准装置，可包括：处理器和存储器；其中，所述存储器存储有计算机程序，所述计算机程序适于由所述处理器加载并执行上述的方法步骤。
[0023]本申请一些实施例提供的技术方案带来的有益效果至少包括：
[0024]基于trim_mid和trim_mid+1得到的两个基准电压的电压值计算步长值，然后根据步长值、目标基准电压值、基于trim_mid调整的第一基准电压值和trim_mid计算trim_coarse，然后将trim_coarse调整后的第三基准电压值和预设电压值范围进行比较，在第三基准电压值在预设电压值范围且大于目标基站电压值时，将trim_coarse
‑
1作为目标trim值，以便待校准芯片基于目标trim值进行基准电压的调整，本申请相对于递增法或二分法确定目标trim值来说，可以减少校准次数，尤其是在最大trim值较大时，性能提升较为明显，因此具有较高的校准效率。
附图说明
[0025]为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
[0026]图1是本申请实施例提供的网络架构示意图；
[0027]图2是本申请实施例提供的基准电压的校准方法的流程示意图；
[0028]图3是本申请实施例提供的基准电压的校准方法的另一流程示意图；
[0029]图4是本申请提供的一种基准电压的校准装置的结构示意图；
[0030]图5是本申请提供的一种基站电压的校准装置的另一结构示意图。
具体实施方式
[0031]为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施例方式作进一步地详细描述。
[0032]需要说明的是，本申请提供的基准电压的校准方法一般由校准装置执行，相应的，基准电压的校准装置一般设置于校准装置中。
[0033]图1示出了可以应用于本申请的基准电压的校准方法或基准电压的校准装置的示例性系统架构。
[0034]如图1所示，系统架构可以包括：校准装置、待校准芯片和电压跟随器。
[0035]其中，校准装置第一端口1与待校准芯片的控制引脚相连，校准装置通过第一端口
向待校准芯片的trim寄存器写入trim值。校准装置2的第二端口2通过电压跟随器与待校准芯片的基准电压输出引脚相连，电压跟随器提升待校准芯片的驱动能力。待校准芯片基于trim寄存器中的trim值调整基准电压，然后通过基准电压输出引脚输出基准电压信号，待校准装置通过第二端口2测量基准电压信号的电压值。
[0036]校准装置可以上位机，即校准装置可以是具有显示屏的各种校准装置，包括但不限于智能手机、平板电脑、膝上型便携式计算机和台式计算机等等。
[0037]应理解，图1中的校准装置、电压跟随器和待校准芯片的数目仅是示意性的。根据实现需要，可以是任意数量。
[0038]本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基准电压的校准方法，其特征在于，包括：获取待校准芯片基于trim_mid调整后的第一基准电压值；其中，tirm_mid为trim寄存器的最大trim值的一半；获取所述待校准芯片基于trim_mid+1调整后的第二基准电压值；计算步长值；其中，LSB＝VREF2
‑
VREF1，LSB为所述步长值，VREF1为所述第一基准电压值，VREF2为所述第二基准电压值；获取所述待校准芯片基于trim_coarse调整后的第三基准电压值；其中，trim_coarse＝(VREF_target
‑
VREF1)/LSB+trim_mid，所述VREF_target为所述待校准芯片的目标基准电压值；判断所述第三基准电压值是否位于VREF_target
±
LSB的范围内；若为是，判断所述第三基准电压值是否大于VREF_target；若为是，将trim_coarse
‑
1作为目标trim值。2.根据权利要求1所述的方法，其特征在于，还包括：若所述第三基准电压值小于或等于VREF_target，获取所述待校准芯片基于trim_coarse+1调整后的第五基准电压值；判断是否满足abs(VREF5
‑
VREF_target)>abs(VREF3
‑
VREF_target)；其中，VREF5为所述第五基准电压值；若为是，将trim_coarse作为目标trim值；若为否，将trim_coarse
‑
1作为目标trim值。3.根据权利要求1或2所述的方法，其特征在于，还包括：若所述第三基准电压值大于VREF_target+LSB，将trim_coarse
‑
1作为目标trim值；或若所述第三基准电压值小于VREF_target
‑
LSB，获取所述待校准芯片基于trim_coarse+1调整后的第四基准电压值；判断所述第四基准电压值是否位于VREF_target
±
LSB的范围内；若为否，则根据所述第四基准电压值更新第三基准电压值，继续执行所述判断所述第三基准电压值是否位于VREF_target
±
LSB的范围内的步骤。4.根据权利要求3所述的方法，其特征在于，还包括：若所述第四基准电压值位于VREF_target
±
LSB的范围内，判断所述第四基准电压值是否大于VREF_target；若为是，则将trim_coarse作...

【专利技术属性】
技术研发人员：许锦海，唐振中，郑思，
申请(专利权)人：珠海泰芯半导体有限公司，
类型：发明
国别省市：