一种基于忆阻器的真随机数发生器及其生成随机数的方法技术

本发明专利技术公开了一种基于忆阻器的真随机数发生器及其生成随机数的方法，属于信息安全技术领域；包括：忆阻器、串联电阻、并联电容、同相迟滞比较器和计数模块；其中，忆阻器、串联电阻和并联电容构成熵源电路，该熵源电路利用忆阻器在reset过程中存在的延迟和阻值大小的不确定性得到随机源输出，并通过电容器的充放电过程耦合两种随机源，再结合同相迟滞比较器输出电压脉冲，利用计数模块计数得到真随机数。本发明专利技术将忆阻器reset全过程的两种物理本征随机性作为物理随机源，从reset全过程中产生的两个时间随机源作为随机数发生器的两个熵源，使得输出的随机数具有稳定无偏特性，且本发明专利技术电路结构简单，能够以较低的功耗、较小的面积产生高质量的真随机数序列。生高质量的真随机数序列。生高质量的真随机数序列。

【技术实现步骤摘要】
一种基于忆阻器的真随机数发生器及其生成随机数的方法


[0001]本专利技术属于信息安全
，更具体地，涉及一种基于忆阻器的真随机数发生器及其生成随机数的方法。

技术介绍

[0002]现代社会，随着5G、云、IoT等技术为代表的新一代信息与通信技术的快速发展，信息安全因为传统数据加密方法的易侵入性而受到很大的挑战。在这些加密算法和密码协议中，随机数是不可缺少的重要部分，而不正确的使用随机数，很容易被破解使系统暴露在安全风险中。随机数性能的优劣直接影响着密码系统的性能，因此加密技术需要更为不可预测和安全可靠的随机序列。
[0003]随机数发生器是随机数的生成设备，与“真”、“伪”随机数序列对应，其分为“真”、“伪”随机数发生器。伪随机数发生器是由确定的算法和初始密钥种子组成，产生统计特性近似于随机数属性的序列。由于伪随机数是由确定性算法生成的，因此随机序列不能满足随机数的不可预测性的要求。真随机数发生器从物理环境中提取随机性，产生具有不可重复性和不可预测性的随机序列，其在时间上具有独立性，在空间上具有独立性，解决了伪随机数的问题。...

【技术保护点】

【技术特征摘要】
1.一种基于忆阻器的真随机数发生器，其特征在于，包括：忆阻器、串联电阻、并联电容、同相迟滞比较器和计数模块；其中，所述忆阻器的初始状态为低阻态；所述忆阻器的底电极与所述串联电阻的一端相连，顶电极接地；所述并联电容并联在所述忆阻器两端；所述同相迟滞比较器的同相输入端与所述忆阻器的底电极相连；所述同相迟滞比较器的反相输入端接入参考电压；所述计数模块的第一输入端与所述同相迟滞比较器的输出端相连，第二输入端接入数字时钟信号；所述忆阻器、所述串联电阻和所述并联电容共同构成熵源电路，用于基于所述忆阻器reset发生时机的随机性、所述忆阻器reset到高阻态时阻值的随机性，以及所述并联电容的充放电过程对随机性的耦合作用，得到具有随机性的忆阻器底电极电压脉冲；所述同相迟滞比较器用于基于所述参考电压产生高阈值电压vref+和低阈值电压vref
‑
；并在所述并联电容的充电过程中，比较所述忆阻器底电极电压与所述高阈值电压vref+之间的大小；在所述并联电容的放电过程中，比较所述忆阻器底电极电压与所述低阈值电压vref
‑
之间的大小；并将比较结果输出至所述计数模块中；所述计数模块用于当所述忆阻器底电极电压高于所述高阈值电压vref+时，基于计数器开始对所述数字时钟信号进行计数；当所述忆阻器底电极电压低于所述低阈值电压vref
‑
时，停止计数；所述计数模块输出的第m位即为所述真随机数发生器所生成的随机数；1≤m≤M；M为所述计数器的位数。2.根据权利要求1所述的真随机数发生器，其特征在于，所述真随机数发生器所生成的随机数为所述计数模块输出的最低位。3.根据权利要求1或2所述的真随机数发生器，其特征在于，所述计数模块包括：与门和所述计数器；所述与门的第一输入端与所述同相迟滞比较器的输出端相连，第二输入端接入所述数字时钟信号；...

【专利技术属性】
技术研发人员：王兴晟，王毅，阳帆，王成旭，马颖昊，缪向水，
申请(专利权)人：华中科技大学，
类型：发明
国别省市：