显示驱动器集成电路、图像处理器及其操作方法技术

本发明专利技术提供一种显示驱动器集成电路、图像处理器及其操作方法。显示驱动器集成电路包括接收电路、存储器单元以及注视点渲染电路。接收电路从图像提供电路接收第一图像与第二图像。存储器单元存储第一图像与第二图像。注视点渲染电路耦接至存储器单元。注视点渲染电路基于第一图像与第二图像进行图像处理而产生待显示的输出图像。第一图像相对于输出图像的注视区域。接收电路在第一图像与第二图像中的一个被完全接收之前，接收第一图像与第二图像中的另一个的至少一部分。中的另一个的至少一部分。中的另一个的至少一部分。

【技术实现步骤摘要】
显示驱动器集成电路、图像处理器及其操作方法


[0001]本专利技术涉及一种数据传输，且特别涉及一种显示驱动器集成电路、图像处理器及其操作方法。

技术介绍

[0002]注视点渲染(Foveated Rendering)是一种新型图像计算技术，用来减少没有被用户注视的图像细节的数据量。人眼在看东西时，并不会整个视野范围都一样清晰，而是中心点清晰，越往两旁越模糊。因此，在屏幕上显示图像时，仅有人眼注视的注视点区域(foveated area)需要有最高图像分辨率而注视点区域以外的其他区域的分辨率可以被降低，注视点区域通常是屏幕的中心区域或依眼动追踪(eye
‑
tracking)信号而决定的动态改变区域。因此，可凭借降低注视点周围图像的分辨率来大幅降低屏幕和提供图像数据的主装置之间的传输数据量与数据运算量。注视点渲染技术主要应用在整合了眼动追踪技术的增强现实(augmented reality，AR)装置或虚拟现实(Virtual Reality，VR)装置中。
[0003]图1是使用注视点渲染技术的显示系统的示意图。如图1的显示系统包括应用处理器(application processor，AP)110和用来驱动显示面板的显示驱动器集成电路120。应用处理器(application processor，AP)110可以在原始图像(original image)IMG11中定义一个注视区域(foveated area)F11。应用处理器110可以从所述注视区域F11裁剪出一个经裁剪图像(cropped image)HD1。应用处理器110还可以缩小(scale down)所述原始图像IMG11，亦即降低原始图像IMG11的分辨率，以产生一个经缩小图像LD1。应用处理器110可以将经缩小图像LD1与经裁剪图像HD1传送给显示驱动器集成电路120。凭借降低原始图像帧IMG11的分辨率，传输数据量可以被大幅降低。
[0004]在接获经缩小图像LD1与经裁剪图像HD1后，显示驱动器集成电路120可以放大(scale up)经缩小图像LD1，亦即增加所述经缩小图像LD1的分辨率，以产生一个经放大图像IMG12。显示驱动器集成电路120可以将经裁剪图像HD1合并(merge)或混合(blend)至经放大图像IMG12的一个注视点区域F12，而产生待显示的输出图像。
[0005]应用处理器110发出图像写入命令给显示驱动器集成电路120，以将经裁剪图像HD1与经缩小图像LD1传送给显示驱动器集成电路120。一般而言，应用处理器110是将一个图像完全传送给显示驱动器集成电路120后，才开始传送另一个图像。举例来说，应用处理器110先将经裁剪图像HD1完全传送给显示驱动器集成电路120后，才开始传送经缩小图像LD1给显示驱动器集成电路120。每一个图像包括多条线(line)，而每一条线包括多个像素(pixel)数据。在接获经缩小图像LD1的至少一条线后，显示驱动器集成电路120可以放大经缩小图像LD1的所述至少一线，以产生经放大图像IMG12的多个对应线。
[0006]从应用处理器110发出图像写入命令算起，显示驱动器集成电路120需要经过一段时间之后才能开始输出待显示的输出图像给显示面板(未绘示)，该段时间即延迟时间(latency)。所述延迟时间至少包括：图像写入命令的传输时间、完整经裁剪图像HD1的传输时间、经缩小图像LD1的第一条线的传输时间以及处理经缩小图像LD1的第一条线的放大计
算时间。随着经裁剪图像HD1的尺寸越大，所述延迟时间越久。在经裁剪图像HD1与经缩小图像LD1的尺寸不改变的情况下，若要缩短所述延迟时间，应用处理器110与显示驱动器集成电路120之间的传输接口的传输速度需要被提升。
[0007]注视点渲染技术虽然可以减少传输数据量，但是所述延迟时间可能不符合AR产品或VR产品的应用需求。如果要减少所述延迟时间来符合AR(或VR)产品的应用需求，则应用处理器110与显示驱动器集成电路120之间的传输接口的传输速度(或带宽)需要被大幅提升。事实上，毫无限制地提升传输接口的传输速度(或带宽)是不切实际的。
[0008]须注意的是，“
技术介绍
”段落的内容是用来帮助了解本专利技术。在“
技术介绍
”段落所公开的部分内容(或全部内容)可能不是所属
的技术人员所知道的已知技术。在“
技术介绍
”段落所公开的内容，不代表该内容在本专利技术申请前已被所属
的技术人员所知悉。

技术实现思路

[0009]本专利技术提供一种显示驱动器集成电路、图像处理器及其操作方法，以有效缩减延迟(latency)时间。
[0010]在根据本专利技术的实施例中，上述的显示驱动器集成电路包括接收电路、存储器单元以及注视点渲染(Foveated Rendering)电路。接收电路被配置为从图像提供电路接收第一图像与第二图像。存储器单元用以存储第一图像与第二图像。注视点渲染电路耦接至存储器单元。注视点渲染电路被配置为基于第一图像与第二图像进行图像处理而产生待显示的输出图像。其中，第一图像相对于输出图像的注视区域(foveated area)。接收电路在第一图像与第二图像中的一个被完全接收之前，接收第一图像与第二图像中的另一个的至少一部分。
[0011]在根据本专利技术的实施例中，上述显示驱动器集成电路的操作方法包括：由显示驱动器集成电路的接收电路从图像提供电路接收第一图像与第二图像，其中接收电路在第一图像与第二图像中的一个被完全接收之前先接收第一图像与第二图像中的另一个的至少一部分；存储第一图像与该第二图像到存储器单元：以及基于第一图像与第二图像进行图像处理而产生待显示的输出图像。其中，第一图像相对于输出图像的注视区域。
[0012]在根据本专利技术的实施例中，上述的图像处理器包括数字信号处理电路、存储器单元以及传送电路。数字信号处理电路被配置为基于原始图像产生第一图像与第二图像，其中第一图像是原始图像的注视区域所相对的经裁剪图像(cropped image)，以及第二图像是通过缩小(scale down)原始图像的经缩小图像。存储器单元耦接至数字信号处理电路。存储器单元用以存储第一图像与第二图像。传送电路耦接至存储器单元。传送电路被配置为将第一图像与第二图像传送至显示驱动器集成电路。其中，传送电路在第一图像与第二图像中的一个被完全传送之前，先传送第一图像与第二图像中的另一个的至少一部分。
[0013]在根据本专利技术的实施例中，上述图像处理器的操作方法包括：由位信号处理电路基于原始图像产生第一图像与第二图像，其中第一图像是原始图像的注视区域所相对的经裁剪图像，以及第二图像是通过缩小原始图像的经缩小图像；由存储器单元存储第一图像与第二图像；以及由图像处理器的传送电路将第一图像与第二图像传送至显示驱动器集成电路。其中，传送电路在第一图像与第二图像中的一个被完全传送之前，先传送第一图像与
第二图像中的另一个的至少一部分。
[0014]基于上述，本专利技术诸实施例所述图像提供电路(例如图像处理器)本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种显示驱动器集成电路，其特征在于，所述显示驱动器集成电路包括：接收电路，被配置为从图像提供电路接收第一图像与第二图像；存储器单元，用以存储所述第一图像与所述第二图像；以及注视点渲染电路，耦接至所述存储器单元，被配置为基于所述第一图像与所述第二图像进行图像处理而产生待显示的输出图像，其中，所述第一图像相对于所述输出图像的注视区域；其中所述接收电路在所述第一图像与所述第二图像中的一个被完全接收之前先接收所述第一图像与所述第二图像中的另一个的至少一部分。2.根据权利要求1所述的显示驱动器集成电路，其特征在于，所述第一图像的第一分辨率相同于所述第二图像的第二分辨率。3.根据权利要求1所述的显示驱动器集成电路，其特征在于，所述第一图像的第一分辨率不同于所述输出图像的第三分辨率。4.根据权利要求1所述的显示驱动器集成电路，其特征在于，所述注视点渲染电路基于所述第一图像与所述第二图像所进行的所述图像处理包括：放大所述第二图像以产生经放大图像；以及混合所述第一图像和所述经放大图像以产生所述输出图像，其中所述第一图像被混合到所述输出图像的注视区域。5.根据权利要求4所述的显示驱动器集成电路，其特征在于，所述经放大图像的分辨率相同于所述输出图像的分辨率。6.根据权利要求4所述的显示驱动器集成电路，其特征在于，所述注视点渲染电路包括：缩放器电路，用以放大所述第二图像以产生所述经放大图像；以及混合电路，用以混合所述第一图像和所述经放大图像以产生所述输出图像。7.根据权利要求4所述的显示驱动器集成电路，其特征在于，所述注视点渲染电路包括：第一译码器电路，耦接至所述存储器单元，被配置为解码所述第一图像；以及第二译码器电路，耦接至所述存储器单元，被配置为解码所述第二图像，其中所述注视点渲染电路对解码后的所述第二图像进行放大而产生所述经放大图像，并且将解码后的所述第一图像混合所述经放大图像而产生所述输出图像。8.根据权利要求1所述的显示驱动器集成电路，其特征在于，所述接收电路交替接收所述第一图像的多个部分和所述第二图像的多个部分，其中所述第一图像的所述多个部分的数量和所述第二图像的所述多个部分的数量不少于两个。9.根据权利要求8所述的显示驱动器集成电路，其特征在于，所述第一图像的所述多个部分的每一个包括所述第一图像的至少一条线，并且所述第二图像的所述多个部分的每一个包括所述第二图像的至少一条线。10.根据权利要求1所述的显示驱动器集成电路，其特征在于，所述接收电路被配置为分别在多个第一接收时间单位接收多个第一局部图像，以及分别在多个第二接收时间单位接收多个第二局部图像，其中所述多个第一接收时间单位与所述多个第二接收时间单位交替排列。
11.根据权利要求10所述的显示驱动器集成电路，其特征在于，所述多个第一接收时间单位的每一个的长度足以接收所述第一图像的至少一条线，以及所述多个第二接收时间单位的每一个的长度足以接收所述第二图像的至少一条线。12.根据权利要求10所述的显示驱动器集成电路，其特征在于，所述接收电路还被配置为，将所述接收电路分别在所述多个第一接收时间单位中接收到的所述多个第一局部图像存储到所述存储器单元的第一存储器空间中，并且将所述接收电路分别在所述多个第二接收时间单位中接收到的所述多个第二局部图像存储到所述存储器单元的第二存储器空间中。13.根据权利要求12所述的显示驱动器集成电路，其特征在于，所述第一存储器空间和所述第二存储器空间是所述存储器单元中的独立空间。14.根据权利要求10所述的显示驱动器集成电路，其特征在于，所述接收电路还被配置为，将所述接收电路分别在所述多个第一接收时间单位中接收到的所述多个第一局部图像存储到所述存储器单元，并且将所述接收电路分别在所述多个第二接收时间单位中接收到的所述多个第二局部图像存储到所述存储器单元。15.根据权利要求14所述的显示驱动器集成电路，其特征在于，所述注视点渲染电路包括：第一译码器电路，耦接至所述存储器单元，被配置为存取在所述存储器单元中存有所述多个第一局部图像的多个第一指定空间，并且在解码后输出所述第一图像；以及第二译码器电路，耦接至所述存储器单元，被配置为存取在所述存储器单元中存有所述多个第二局部图像的多个第二指定空间，并且在解码后输出所述第二图像。16.一种显示驱动器集成电路的操作方法，其特征在于，所述操作方法包括：由所述显示驱动器集成电路的接收电路从图像提供电路接收第一图像与第二图像，其中所述接收电路在所述第一图像与所述第二图像中的一个被完全接收之前先接收所述第一图像与所述第二图像中的另一个的至少一部分；存储所述第一图像与所述第二图像到存储器单元：以及基于所述第一图像与所述第二图像进行图像处理而产生待显示的输出图像，其中所述第一图像相对于所述输出图像的注视区域。17.根据权利要求16所述的操作方法，其特征在于，所述第一图像的第一分辨率相同于所述第二图像的第二分辨率。18.根据权利要求16所述的操作方法，其特征在于，所述第一图像帧的第一分辨率不同于所述输出图像的第三分辨率。19.根据权利要求16所述的操作方法，其特征在于，所述图像处理包括：放大所述第二图像帧以产生经放大图像；以及混合所述第一图像和所述经放大图像以产生所述输出图像，其中所述第一图像被混合到所述输出图像的注视区域。20.根据权利要求19所述的操作方法，其特征在于，所述经放大图像的分辨率相同于所述输出图像的分辨率。21.根据权利要求19所述的操作方法，其特征在于，所述操作方法还包括：由缩放器电路放大所述第二图像以产生所述经放大图像；以及
由混合电路混合所述第一图像和所述经放大图像以产生所述输出图像。22.根据权利要求19所述的操作方法，其特征在于，所述操作方法还包括：由第一译码器电路解码所述第一图像；以及由第二译码器电路解码所述第二图像。23.根据权利要求16所述的操作方法，其特征在于，所述操作方法还包括：由所述接收电路交替接收所述第一图像的多个部分和所述第二图像的多个部分，其中所述第一图像的所述多个部分的数量和所述第二图像的所述多个部分的数量不少于两个。24.根据权利要求23所述的操作方法，其特征在于，所述第一图像的所述多个部分的每一个包括所述第一图像的至少一条线，并且所述第二图像的所述多个部分的每一个包括所述第二图像的至少一条线。25.根据权利要求16所述的操作方法，其特征在于，所述操作方法还包括：由所述接收电路分别在多个第一接收时间单位接收多个第一局部图像；以及由所述接收电路分别在多个第二接收时间单位接收多个第二局部图像，其中所述多个第一接收时间单位与所述多个第二接收时间单位交替排列。26.根据权利要求25所述的操作方法，其特征在于，所...

【专利技术属性】
技术研发人员：卢佑宗，庄志逞，
申请(专利权)人：联咏科技股份有限公司，
类型：发明
国别省市：