具有连续U形多晶硅电阻器元件的多晶硅电阻器及相关方法技术

本公开涉及一种具有连续U形多晶硅电阻器元件的多晶硅电阻器及相关方法。一种电阻器包括位于半导体衬底中的至少一个多晶硅电阻器元件，每个多晶硅电阻器元件具有连续U形，该连续U形具有连续横向底部。电阻器可以包括位于每个多晶硅电阻器元件的连续U形的谷内的绝缘体。多个多晶硅电阻器元件可以被顺序地互连以形成蛇形多晶硅电阻器。电阻器还可以包括位于其下方的含掺杂剂高电阻率HR多晶层，以提供与例如基础半导体衬底的电隔离和到基础半导体衬底的更好的热传导。电阻器可以用在SOI衬底中。还公开了相关方法。中。还公开了相关方法。中。还公开了相关方法。

【技术实现步骤摘要】
具有连续U形多晶硅电阻器元件的多晶硅电阻器及相关方法


[0001]本公开涉及集成电路(IC)，更具体地说，涉及具有一个或多个连续U形多晶硅电阻器元件的多晶硅电阻器，每个U形多晶硅电阻器元件具有连续横向底部。

技术介绍

[0002]用于IC的电阻器通常形成在位于晶体管上方的层间电介质(ILD)层中。ILD层为IC提供缩放互连。电阻器通常形成在氧化物或浅沟槽隔离(STI)上方，该氧化物或STI位于在其中或其上形成有晶体管的衬底中，这减少了从电阻器到衬底中的散热。此外，电阻器在各层内水平延伸，这占用宝贵的区域并潜在地阻碍对下方其他功能部件的访问，从而需要到这些部件的复杂电连接、或者需要添加更多未被电阻器覆盖的部件。已经采用了沟槽电阻器来最小化被电阻器使用的面积，但是所采用的方法很复杂，因为它们需要专门为电阻器形成沟槽、填充沟槽以及连接沟槽底部的材料。

技术实现思路

[0003]本公开的一方面涉及一种电阻器，其包括：位于半导体衬底中的至少一个多晶硅电阻器元件，每个多晶硅电阻器元件具有连续U形，该连续U形具有连续横向底部；以及位于每个多晶硅电阻器元件的所述连续U形的谷内的绝缘体。
[0004]本公开的另一方面包括一种电阻器，其包括：位于绝缘体上半导体SOI衬底中的多个连接的多晶硅电阻器元件，每个多晶硅电阻器元件具有连续U形，该连续U形具有连续横向底部，所述多个多晶硅电阻器元件形成蛇形(serpentine)多晶硅电阻器，其中所述SOI衬底包括位于基础半导体衬底上方的掩埋绝缘体层；位于每个多晶硅电阻器元件的所述连续U形的谷内的沟槽隔离绝缘体；以及位于所述基础半导体衬底中的在所述掩埋绝缘体层下方和每个多晶硅电阻器元件下方的含掺杂剂高电阻率HR多晶层，其中所述含掺杂剂HR多晶层中的掺杂剂包括惰性气体元素，其中每个多晶硅电阻器元件延伸穿过所述掩埋绝缘体层并延伸到所述含掺杂剂HR多晶层中。
[0005]本公开的一方面涉及一种形成蛇形多晶硅电阻器的方法，所述方法包括：在绝缘体上半导体SOI衬底中形成多个沟槽，所述SOI衬底包括位于掩埋绝缘体层上方的有源半导体层，所述掩埋绝缘体层位于基础半导体衬底上方，每个沟槽延伸到所述基础半导体衬底中；用多晶硅构件填充每个沟槽；在每个多晶硅构件中形成绝缘体，从而在相应沟槽中形成多个多晶硅电阻器元件，每个多晶硅电阻器元件具有连续U形，该连续U形具有连续横向底部，并且在每个U形的谷中具有所述绝缘体；在所述基础半导体衬底中在所述掩埋绝缘体层下方和每个多晶硅电阻器元件下方形成含掺杂剂高电阻率HR多晶层，其中所述含掺杂剂HR多晶层中的掺杂剂包括惰性气体元素；以及将所述多个多晶硅电阻器元件的端部顺序地互连以形成所述蛇形多晶硅电阻器。
[0006]通过下面对本公开的实施例的更具体的描述，本公开的上述以及其他特征将变得显而易见。
附图说明
[0007]将参考以下附图详细地描述本公开的实施例，其中相同的标号表示相同的元素，并且其中：
[0008]图1示出了根据本公开的实施例的电阻器的截面图。
[0009]图2示出了根据本公开的实施例的电阻器的俯视图。
[0010]图3示出了根据本公开的实施例的电阻器的另一截面图。
[0011]图4示出了根据本公开的其他实施例的电阻器的截面图。
[0012]图5示出了根据本公开的其他实施例的电阻器的俯视图。
[0013]图6示出了根据本公开的其他实施例的电阻器的另一截面图。
[0014]图7示出了根据本公开的另一实施例的电阻器的截面图。
[0015]图8示出了根据本公开的另一实施例的电阻器的俯视图。
[0016]图9示出了根据本公开的另一实施例的电阻器的另一截面图。
[0017]图10示出了根据本公开的其他实施例的电阻器的截面图。
[0018]图11示出了根据本公开的其他实施例的电阻器的俯视图。
[0019]图12示出了根据本公开的其他实施例的电阻器的截面图。
[0020]图13示出了根据本公开的其他实施例的电阻器的截面图。
[0021]图14示出了根据本公开的又一实施例的电阻器的截面图。
[0022]图15示出了根据本公开的又一实施例的电阻器的截面图。
[0023]图16示出了根据本公开的又一实施例的电阻器的截面图。
[0024]图17示出了根据本公开的实施例的用于形成电阻器的方法的初步结构的截面图。
[0025]图18示出了根据本公开的实施例的用于形成电阻器的方法的形成多晶硅构件的截面图。
[0026]图19示出了根据本公开的实施例的用于形成电阻器的方法的形成多晶硅电阻器元件的截面图。
[0027]图20示出了根据本公开的实施例的用于形成电阻器的方法的在形成多晶硅电阻器元件之后的俯视图。
[0028]图21示出了根据本公开的替代实施例的用于形成电阻器的方法的掺杂步骤的截面图。
[0029]图22示出了根据本公开的替代实施例的用于形成电阻器的方法的多个步骤的截面图。
[0030]图23示出了根据本公开的其他实施例的用于形成电阻器的方法的形成绝缘衬里的截面图。
[0031]图24示出了根据本公开的其他实施例的用于形成电阻器的方法的多个步骤的截面图。
[0032]应注意，本公开的附图不一定按比例绘制。附图仅旨在描绘本公开的典型方面，因此不应视为限制本公开的范围。在附图中，相似的标号表示附图之间相似的元素。
具体实施方式
[0033]在下面的描述中，参考了形成本专利技术一部分的附图，并且其中以图示的方式示出
了可以实践本教导的特定示例性实施例。这些实施例的描述足够详细以使本领域技术人员能够实践本教导，应当理解，在不脱离本教导的范围的情况下，可以使用其他实施例并且可以进行更改。因此，以下描述仅是说明性的。
[0034]将理解，当诸如层、区域或衬底的元素被称为位于另一元素“上”或“上方”时，它可以直接地位于另一元素上、或者也可以存在中间元素。与此形成对比，当元素被称为“直接位于另一元素上”或“直接位于另一元素上方”时，不存在任何中间元素。还应当理解，当一个元素被称为“被连接”或“被耦接”到另一元素时，它可以被直接地连接或耦接到另一元素、或者可以存在中间元素。与此形成对比，当一个元素被称为“被直接连接”或“被直接耦接”到另一元素时，不存在任何中间元素。
[0035]说明书中对本公开的“一个实施例”或“实施例”及其的其他变型的提及意味着结合该实施例描述的特定特征、结构、特性等被包括在本公开的至少一个实施例中。因此，短语“在一个实施例中”或“在实施例中”以及出现在说明书各处的任何其他变型不一定都指同一实施例。应当理解，例如在“A/B”、“A和/或B”以及“A和B中的至少一者”的情况下使用“/”、“和/或”和“至少一者”中的任一者旨在包含仅选择第一个列出的选项(A)、或仅选择第二个列出的选项(B)、或同时选择这两个选项(A和B)。作为其他示例，在“A、本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电阻器，包括：位于半导体衬底中的至少一个多晶硅电阻器元件，每个多晶硅电阻器元件具有连续U形，所述连续U形具有连续横向底部；以及位于每个多晶硅电阻器元件的所述连续U形的谷内的绝缘体。2.根据权利要求1所述的电阻器，还包括：位于所述半导体衬底中的每个多晶硅电阻器元件下方的含掺杂剂高电阻率HR多晶层，其中所述含掺杂剂HR多晶层的掺杂剂包括惰性气体元素。3.根据权利要求2所述的电阻器，还包括：位于所述含掺杂剂HR多晶层上方的绝缘体层，其中每个多晶硅电阻器元件延伸穿过所述绝缘体层并延伸到所述含掺杂剂HR多晶层中。4.根据权利要求2所述的电阻器，还包括：围绕每个多晶硅电阻器元件的所述连续U形的外侧壁的含掺杂剂高电阻率HR多晶区。5.根据权利要求4所述的电阻器，其中，每个多晶硅电阻器元件位于所述半导体衬底中的沟槽内，所述沟槽具有位于其中的绝缘衬里。6.根据权利要求1所述的电阻器，其中，每个绝缘体是还与每个多晶硅电阻器元件的所述连续U形的外侧壁接触的沟槽隔离。7.根据权利要求1所述的电阻器，还包括：顺序地耦接在一起的多个多晶硅电阻器元件，从而形成蛇形多晶硅电阻器。8.根据权利要求7所述的电阻器，其中，所述多个多晶硅电阻器元件的端部通过至少一个多晶硅连接器而被顺序地耦接在一起，其中每个多晶硅连接器与相邻CMOS区的多晶硅导体层位于同一层中；以及硅化物层位于所述至少一个多晶硅连接器中的至少一个上方。9.根据权利要求7所述的电阻器，其中，所述多个多晶硅电阻器元件通过所述半导体衬底上方的互连层中的至少一个金属连接器而被顺序地耦接在一起。10.根据权利要求1所述的电阻器，其中，每个元件的深度大于宽度。11.一种电阻器，包括：位于绝缘体上半导体SOI衬底中的多个连接的多晶硅电阻器元件，每个多晶硅电阻器元件具有连续U形，所述连续U形具有连续横向底部，所述多个多晶硅电阻器元件形成蛇形多晶硅电阻器，其中所述SOI衬底包括位于基础半导体衬底上方的掩埋绝缘体层；位于每个多晶硅电阻器元件的所述连续U形的谷内的沟槽隔离绝缘体；以及位于所述基础半导体衬底中的在所述掩埋绝缘体层下方和每个多晶硅电阻器元件下方的含掺杂剂高电阻率HR多晶层，其中所述含掺杂剂HR多晶层中的掺杂剂包括惰性气体元素，其中每...

【专利技术属性】
技术研发人员：S，
申请(专利权)人：格芯美国集成电路科技有限公司，
类型：发明
国别省市：