包括存储器系统和主机的电子系统技术方案

本发明专利技术涉及一种电子系统，该电子系统包括：主机，被配置成在编程操作期间输出编程请求、逻辑地址和数据；以及存储器系统，被配置成将第一物理地址映射到逻辑地址，以单层单元(SLC)方法来将数据编程到与第一物理地址相对应的第一存储块，在将第一物理地址改变为第二物理地址之后以更高层单元方法来将第一存储块中存储的数据编程到第二存储块，并且将第二物理地址传输到主机，该更高层单元方法包括多层单元(MLC)方法、三层单元(TLC)方法或四层单元(QLC)方法。在与该逻辑地址相对应的数据的读取操作期间，主机将读取请求和第二物理地址输出到存储器系统。输出到存储器系统。输出到存储器系统。

【技术实现步骤摘要】
包括存储器系统和主机的电子系统
[0001]相关申请的交叉引用
[0002]本申请要求于2021年2月19日提交的、申请号为10
‑
2021
‑
0022531的韩国专利申请的优先权，该韩国专利申请的全部公开内容通过引用并入本文。


[0003]本公开涉及一种包括存储器系统和主机的电子系统，并且更特别地，涉及一种包括被配置成存储或输出数据的存储器系统以及被配置成将编程请求或读取请求传输到存储器系统的主机的电子系统。

技术介绍

[0004]电子系统可以包括主机和存储器系统。
[0005]主机可以是诸如移动电话或计算机的装置，并且可以被配置成将诸如编程请求、读取请求或擦除请求的请求传输到存储器系统。
[0006]存储器系统可以被配置成根据主机的请求来存储数据或者输出或擦除所存储数据。存储器系统可以包括存储数据的存储器装置以及控制存储器装置的控制器。存储器装置可以被分类为易失性存储器装置或非易失性存储器装置。
[0007]易失性存储器装置是仅在供应电力时存储数据并且在切断电力供应时所存储数据被破坏的存储器装置。易失性存储器装置包括静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等。
[0008]非易失性存储器装置是即使切断电力数据也不会被破坏的存储器装置，并且包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪速存储器。

技术实现思路

[0009]本公开的实施例提供了一种包括存储器系统和主机的电子系统，该电子系统可以通过在编程操作期间将被映射的地址从存储器系统传输到主机并且在读取操作期间将从该存储器系统接收的地址提供到该存储器系统来提高在存储器系统中执行读取操作的速度。
[0010]根据本公开的实施例的一种电子系统包括：主机，被配置成在编程操作期间输出编程请求、逻辑地址和数据；以及存储器系统，被配置成将第一物理地址映射到逻辑地址，以单层单元(SLC)方法来将数据编程到与第一物理地址相对应的第一存储块，在将第一物理地址改变为第二物理地址之后以更高层单元方法来将第一存储块中存储的数据编程到第二存储块，并且将第二物理地址传输到主机，该更高层单元方法包括多层单元(MLC)方法、三层单元(TLC)方法或四层单元(QLC)方法。在与该逻辑地址相对应的数据的读取操作期间，主机将读取请求和第二物理地址输出到存储器系统。
[0011]根据本公开的实施例的电子系统包括：主机，被配置成输出针对第一数据至第N数
据的编程请求；以及存储器系统，被配置成响应于编程请求而将第一数据至第N数据编程到加速块(boost block)，将与加速块相对应的第一物理地址传输到主机，并且当加速块中存储的第一数据至第N数据被移动到用户块时将与用户块相对应的第二物理地址传输到主机。当在存储第一物理地址之后接收到第二物理地址时，主机在第一数据至第N数据的读取操作期间将读取请求和第二物理地址传输到存储器系统。
[0012]根据本公开的实施例的电子系统包括：主机，被配置成输出针对数据的编程请求；以及存储器系统，被配置成将数据存储在多个存储块中，并且将多个存储块中存储的数据压缩和存储在不同于该多个存储块的所选择存储块中。存储器系统根据编程请求来将与多个存储块相对应的第一物理地址传输到主机，并且在压缩和存储数据之后将与所选择存储块相对应的第二物理地址提供到主机，并且主机被配置成在数据的读取操作期间将读取请求和从该存储器系统提供的第二物理地址输出到该存储器系统。
[0013]根据本公开的实施例的电子系统包括：主机；以及存储器系统，包括控制器和存储器装置，该存储器装置包括多个加速块和多个用户块，其中控制器被配置成将来自主机的多条数据编程到从多个加速块之中选择的加速块，所选择加速块与来自主机的逻辑地址相对应，并且向主机提供与所选择加速块相关联的第一物理地址的信息，并且在满足特定条件时将该多条数据移动到从多个用户块中选择的用户块中，并且擦除所选择加速块中存储的该多条数据，并且向主机提供与所选择用户块相关联的第二物理地址的信息，其中控制器被配置成响应于用于读取该多条数据的读取请求以及来自主机的第二物理地址的信息而从所选择用户块读取该多条数据，并且向主机提供该多条数据。特定条件包括当不存在来自主机的请求时、存储器系统处于空闲状态时、或者加速块中不存在空闲块时。
[0014]本技术可以提高包括存储器系统和主机的电子系统的读取操作的速度。
附图说明
[0015]图1是示出根据本公开的实施例的电子系统的示图。
[0016]图2是示出根据本公开的实施例的存储器装置中包括的存储块的示图。
[0017]图3是示出根据本公开的实施例的图2中所示的存储块的示图。
[0018]图4是示出根据本公开的实施例的控制器的示图。
[0019]图5是示出根据本公开的实施例的控制缓冲器的示图。
[0020]图6是示出根据本公开的实施例的存储器单元的阈值电压分布的示图。
[0021]图7是示出根据本公开的实施例的编程操作的流程图。
[0022]图8A至图8G是示出根据本公开的实施例的编程操作的每个步骤的示图。
[0023]图9是示出根据本公开的实施例的读取操作的流程图。
[0024]图10A和图10B是示出根据本公开的实施例的读取操作的每个步骤的示图。
[0025]图11是示出应用了本公开的控制器的存储卡系统的框图。
[0026]图12是示出应用了本公开的控制器的固态驱动器(SSD)系统的框图。
具体实施方式
[0027]本文中公开的特定结构或功能描述仅是说明性的，用于描述根据本公开的概念的实施例的目的。根据本公开的概念的实施例可以以各种形式实施，并且不应当被解释为限
于本文阐述的实施例。
[0028]图1是示出根据本公开的实施例的电子系统10000的示图。
[0029]参照图1，电子系统10000可以包括存储器系统1000和主机2000。
[0030]存储器系统1000可以被配置成响应于主机2000的请求而存储数据或者输出或擦除所存储数据。存储器系统1000可以包括存储器装置1100、控制缓冲器1200和控制器1300。
[0031]存储器装置1100可以包括被配置成存储数据的存储块BLK_B和BLK_U。根据编程方法，存储块BLK_B和BLK_U可以被设置为加速块BLK_B和用户块BLK_U。加速块BLK_B可以用于在编程操作期间快速存储数据，并且可以包括多个存储块。用户块BLK_U可以用于存储加速块BLK_B中存储的数据的压缩数据，并且可以包括多个存储块。加速块BLK_B和用户块BLK_U中的多个存储块可以彼此相同地配置。
[0032]加速块BLK_B可以被设置成以单层单元(SLC)方法来编程数据，并且用户块BLK_U可以被设置成以多层单元(MLC)或更高层本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电子系统，包括：主机，在编程操作期间输出编程请求、逻辑地址和数据；以及存储器系统，将第一物理地址映射到所述逻辑地址，以单层单元方法即SLC方法来将所述数据编程到与所述第一物理地址相对应的第一存储块，在将所述第一物理地址改变为第二物理地址之后以更高层单元方法来将所述第一存储块中存储的所述数据编程到第二存储块，并且将所述第二物理地址传输到所述主机，所述更高层单元方法包括多层单元方法即MLC方法、三层单元方法即TLC方法、或四层单元方法即QLC方法，其中在与所述逻辑地址相对应的所述数据的读取操作期间，所述主机将读取请求和所述第二物理地址输出到所述存储器系统。2.根据权利要求1所述的电子系统，其中所述主机包括：主机缓冲器，存储所述逻辑地址以及与所述逻辑地址相对应的物理地址。3.根据权利要求1所述的电子系统，其中所述存储器系统包括：控制器，生成所述SLC方法的编程命令或者生成所述更高层单元方法的编程命令，并且将所述逻辑地址与所述第一物理地址或所述第二物理地址彼此映射；控制缓冲器，存储所述逻辑地址以及所述第一物理地址或所述第二物理地址，并且临时存储所述数据；以及存储器装置，包括第一组存储块和第二组存储块，所述第一组存储块被分配有所述第一物理地址，所述第二组存储块被分配有所述第二物理地址。4.根据权利要求3所述的电子系统，其中所述控制器在不存在来自所述主机的请求、所述存储器系统处于空闲状态、或者被分配有所述第一物理地址的所述存储块之中不存在空闲块时，执行迁移操作用以将所述第一组存储块中存储的数据移动到所述第二组存储块。5.根据权利要求4所述的电子系统，其中所述控制器在所述迁移操作开始时，将所述第二物理地址映射到所述逻辑地址，并且将所述逻辑地址和所述第二物理地址存储在所述控制缓冲器中。6.根据权利要求5所述的电子系统，其中所述控制器将读取命令和所述第一物理地址传输到所述存储器装置，并且当从所述存储器装置输出读取数据时将所述读取数据临时存储在所述控制缓冲器中。7.根据权利要求6所述的电子系统，其中所述控制器输出所述SLC方法的读取命令。8.根据权利要求6所述的电子系统，其中所述控制器将所述更高层单元方法的编程命令、所述第二物理地址和所述读取数据传输到所述存储器装置。9.根据权利要求3所述的电子系统，其中所述存储器装置响应于所述更高层单元方法的编程命令和所述第二物理地址将所述数据编程在所述第二组存储块中。10.根据权利要求9所述的电子系统，其中所述控制器在所述第二组存储块的编程操作结束时，将所述第一物理地址以及用于擦除所述第一组存储块的擦除命令传输到所述存储器装置。11.根据权利要求10所述的电子系统，其中所述控制器在所述第一组存储块的擦除操作结束时，擦除所述控制缓冲器中存储的所述第一物理地址。12.根据权利要求1所述的电子系统，其中所述主机在所述第二物理地址被从所述存储器系统输出时，将被映射到所述逻辑地址的第一物理地址改变为所述第二物理地址。
13.一种电子系统，包括：主机，输出针对第一数据至第N数据的编...

【专利技术属性】
技术研发人员：金贤泰，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：