屏蔽结构及电感器装置制造方法及图纸

本公开提供一种屏蔽结构及电感器装置。屏蔽结构包含图案化屏蔽层以及环状结构。图案化屏蔽层沿平面延伸，并位于电感器结构与基板之间。环状结构朝第一方向耦接并堆叠于该图案化屏蔽层之上，第一方向垂直于平面。环状结构环绕于图案化屏蔽层。环状结构包含至少一开口以及接地端。及接地端。及接地端。

【技术实现步骤摘要】
屏蔽结构及电感器装置


[0001]本公开涉及一种屏蔽结构及电感器装置，特别是应用于集成电感的屏蔽结构及电感器装置。

技术介绍

[0002]随着集成电路技术的发展，集成电路中电子元件的尺寸越来越小。然而，当电子元件的尺寸越来越小，可能会伴随许多负面影响。例如，当电感器运行时，基板所产生的涡电流将会影响到电感器的品质因素值(Q值)。为了解决上述问题，需有适当的解决方案。

技术实现思路

[0003]本公开的一实施方式在于提供一种屏蔽结构。屏蔽结构包含图案化屏蔽层以及环状结构。图案化屏蔽层沿平面延伸，并位于电感器结构与基板之间。环状结构朝第一方向耦接并堆叠于该图案化屏蔽层之上，第一方向垂直于平面，环状结构环绕于图案化屏蔽层。环状结构包含至少一开口以及接地端。
[0004]本公开的另一实施方式在于提供一种电感器装置。电感器装置包含电感器结构、图案化屏蔽层以及环状结构。图案化屏蔽层沿平面延伸，位于电感器结构与基板之间。环状结构朝第一方向耦接并堆叠于图案化屏蔽层之上，第一方向垂直于平面，环状结构环绕于图案化屏蔽层，其中环状结构包含第一开口以及接地端。
附图说明
[0005]为让本公开的上述和其他目的、特征、优点与实施例能够更明显易懂，附图的说明如下：
[0006]图1是依照本公开一些实施例所示出的电感器装置的示意图；
[0007]图2是依照本公开一些实施例所示出的电感器装置的俯视图；
[0008]图3是依照本公开一些实施例所示出的屏蔽结构的示意图；
[0009]图4是依照本公开一些实施例所示出的屏蔽结构的示意图；
[0010]图5是依照本公开一些实施例所示出的屏蔽结构的示意图；
[0011]图6是依照本公开一些实施例所示出的屏蔽结构的示意图；
[0012]图7是依照本公开一些实施例所示出的屏蔽结构的示意图；以及
[0013]图8是依照本公开一些实施例所示出的屏蔽结构的剖面图。
[0014]符号说明
[0015]100：电感器装置
[0016]X、Y、Z：方向
[0017]120：基板
[0018]140：电感器结构
[0019]160：图案化屏蔽层
[0020]180：环状结构
[0021]O140、O21、O22：开口
[0022]G2：接地端
[0023]SI：区域
[0024]CP2：连接部
[0025]300、400、500、600、700：屏蔽结构
[0026]G3、G4、G5、G6、G7：接地端
[0027]P3、P4、P5、P6、P7：图案化屏蔽层
[0028]C3、C4、C5、C6、C7：环状结构
[0029]O31、O41、O42、O52、O52、O61、O62、O71：开口
[0030]S31、S32、S33、S34：边
[0031]SS41、SS42、SS43、SS44、SS45、SS46、SS47：子边
[0032]SS51、SS52、SS53、SS54、SS55、SS56、SS57：子边
[0033]SS61、SS62、SS63、SS64、SS65、SS66、SS67：子边
[0034]S71、S72、S73、S74：边
[0035]PS41、PS42、PS51、PS52、PS61、PS62：子图案化屏蔽层
[0036]CS41、CS42、CS51、CS52、CS61、CS62：子环状结构
[0037]M1、M2、M3、M4、M5、M6、UTM、RDL：金属层
具体实施方式
[0038]下文是举实施例配合附图作详细说明，但所提供的实施例并非用以限制本公开所涵盖的范围，而结构运行的描述非用以限制其执行的顺序，任何由元件重新组合的结构，所产生具有均等技术效果的装置，皆为本公开所涵盖的范围。另外，附图仅以说明为目的，并未依照原尺寸作图。为使便于理解，下述说明中相同元件或相似元件将以相同的符号标示来说明。
[0039]请参考图1。图1是依照本公开一些实施例所示出的电感器装置100的示意图。电感器装置100包含基板120、电感器结构140以及图案化屏蔽层160的示意图。如图1所示，基板120、电感器结构140以及图案化屏蔽层160设置在由方向X与方向Y所形成的平面上。方向X垂直于方向Y，且图案化屏蔽层160位于基板120与电感器结构140之间。
[0040]在相关技术中，若未在基板120与电感器结构140之间设置图案化屏蔽层160，电感器结构140运行时所产生的磁场会造成基板120上产生涡电流。而涡电流会影响到电感器结构140的品质因素值(Q值)。
[0041]通过在基板120与电感器结构140之间设置图案化屏蔽层160，图案化屏蔽层160可降低电感器结构140的互感，以避免基板120产生上述的涡电流，进而有效地维持电感器结构140的品质因素值(Q值)。
[0042]然而，即使通过图案化屏蔽层160的设置可降低电感器结构140的互感，于部分实施例中，仍期望电感器结构140的品质因素值能更佳。于本公开的实施方式中，提出以下如图2至图6所示的屏蔽结构。
[0043]请参考图2。图2是依照本公开一些实施例所示出的电感器装置100的俯视图。如图
2所示出，电感器结构140是位于图案化屏蔽层160之上，并被环状结构180所包围。图案化屏蔽层160与环状结构180形成一个屏蔽结构。
[0044]如图2所示出的关于电感器结构140的形状或配置仅为示例。电感器结构140的各种形状或配置皆在本公开所涵盖的范围内。
[0045]关于图2中的屏蔽层160与环状结构180形成的屏蔽结构可以不同方式被实施，将于以下图3至图7中进行说明。
[0046]请参考图3。图3是依照本公开一些实施例所示出的屏蔽结构300的示意图。屏蔽结构300包含图案化屏蔽层P3以及环状结构C3。图案化屏蔽层P3沿XY平面延伸，并位于如图1所示出的基板120与电感器结构140之间。环状结构C3朝Z方向耦接并堆叠于图案化屏蔽层P3之上，Z方向垂直于XY平面。如图3所示，环状结构C3环绕图案化屏蔽层P3，用以强化屏蔽效果，环状结构C3包含开口O31以及接地端G3。
[0047]详细而言，如图3所示出。图案化屏蔽层P3包含沿着Y方向延伸的边S31和边S33以及沿着X方向延伸的边S32和边S34，且图案化屏蔽层P3是位于边S31、边S32、边S33和边S34所组成的区域内。环状结构C3沿着边S31、边S32、边S33和边S34设置。环状结构C3于边S31包含开口O31。
[0048]请参考图4。图4是依照本公开一些实施例所示出的屏蔽结构400的示意图。屏蔽结构400包含图案化屏蔽层P4以及环状结构C4。
[0049]如图4所示出，图案化屏蔽层400包含子图案化屏蔽层PS41和PS42。环状结构C4环绕子图案本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种屏蔽结构，包含：一图案化屏蔽层，沿一平面延伸，并位于一电感器结构与一基板之间；以及一环状结构，朝一第一方向耦接并堆叠于该图案化屏蔽层之上，其中该第一方向垂直于该平面，其中该环状结构环绕于该图案化屏蔽层，其中该环状结构包含至少一开口以及一接地端。2.如权利要求1所述的屏蔽结构，其中该图案化屏蔽层包含一第一边、一第二边、一第三边以及一第四边，且该环状结构是沿着该第一边、该第二边、该第三边以及该第四边设置，其中该图案化屏蔽层于该第一边包含该至少一开口中的一第一开口。3.如权利要求1所述的屏蔽结构，其中该图案化屏蔽层包含一第一子图案化屏蔽层与一第二子图案化屏蔽层，其中该环状结构环绕该第一子图案化屏蔽层以及该第二子图案化屏蔽层，其中该第一子图案化屏蔽层包含一第一子边、一第二子边以及一第三子边，且该第二子图案化屏蔽层包含一第四子边、第五子边以及一第六子边，其中该环状结构还用以沿该第一子边、该第二子边、该第三子边、该第四子边、该第五子边以及该第六子边设置，其中该环状结构于该第一子边包含该至少一开口中的一第一开口。4.如权利要求1所述的屏蔽结构，其中该图案化屏蔽层包含一第一子图案化屏蔽层与一第二子图案化屏蔽层，其中该环状结构环绕该第一子图案化屏蔽层以及该第二子图案化屏蔽层，其中该第一子图案化屏蔽层包含一第一子边、一第二子边以及一第三子边，且该第二子图案化屏蔽层包含一第四子边、第五子边以及一第六子边，其中该环状结构还用以...

【专利技术属性】
技术研发人员：颜孝璁，韩易学，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：