高电子迁移率晶体管及其制作方法技术

一种高电子迁移率晶体管，其中半导体通道层及半导体阻障层设置于基底上。图案化半导体保护层设置于半导体阻障层上，且图案化半导体盖层设置于图案化半导体保护层及半导体阻障层之间。层间介电层覆盖图案化半导体盖层及图案化半导体保护层，且层间介电层包括闸极接触洞。闸极电极设置于闸极接触洞内且电连接该图案化半导体盖层，其中闸极电极及图案化半导体盖层之间存在图案化半导体保护层。图案化半导体保护层的电阻率介于图案化半导体盖层的电阻率及层间介电层的电阻率之间。阻率及层间介电层的电阻率之间。阻率及层间介电层的电阻率之间。

【技术实现步骤摘要】
高电子迁移率晶体管及其制作方法


[0001]本专利技术涉及晶体管的领域，尤其涉及一种高电子迁移率晶体管及其制作方法。

技术介绍

[0002]在半导体技术中，III
‑
V族的半导体化合物可用于形成各种集成电路装置，例如：高功率场效晶体管、高频晶体管或高电子迁移率晶体管(high electron mobility transistor,HEMT)。HEMT是属于具有二维电子气(two dimensional electron gas,2DEG)的一种晶体管，其2DEG会邻近于能隙不同的两种材料之间的接合面(亦即，异质接合面)。由于HEMT并非使用掺杂区域作为晶体管的载子通道，而是使用2DEG作为晶体管的载子通道，因此相较于现有的金氧半场效晶体管(MOSFET)，HEMT具有多种吸引人的特性，例如：高电子迁移率及以高频率传输信号的能力。对于现有的HEMT，可以包括依序堆栈的化合物半导体通道层、化合物半导体阻障层、P型化合物半导体盖层、金属盖层、及闸极电极。利用闸极电极向P型化合物半导体盖层施加偏压，可以调控位于P型化合物半导体盖层下方的化合物半导体通道层中的二维电子气浓度，进而调控HEMT的开关。
[0003]对于设置于P型化合物半导体盖层及闸极电极之间的金属盖层而言，制作此金属盖层的步骤通常会包括湿式的侧向蚀刻制程。然而，由于侧向蚀刻制程的蚀刻程度难以被精确控制，因此会导致各HEMT的金属盖层具有不同的宽度，进而降低了各HEMT的电性表现的一致性。

技术实现思路

[0004]有鉴于此，有必要提出一种改良的高电子迁移率晶体管，以改善现有高电子迁移率晶体管所存在的缺陷。
[0005]根据本专利技术的一实施例，提供一种高电子迁移率晶体管，包括半导体通道层、半导体阻障层、图案化半导体保护层、图案化半导体盖层、层间介电层、及闸极电极。半导体通道层及半导体阻障层设置于基底上。图案化半导体保护层设置于半导体阻障层上，且图案化半导体盖层设置于图案化半导体保护层及半导体阻障层之间。层间介电层覆盖图案化半导体盖层及图案化半导体保护层，且层间介电层包括闸极接触洞。闸极电极设置于闸极接触洞内且电连接该图案化半导体盖层，其中闸极电极及图案化半导体盖层之间存在图案化半导体保护层。图案化半导体保护层的电阻率介于图案化半导体盖层的电阻率及层间介电层的电阻率之间。
[0006]根据本专利技术的另一实施例，提供一种高电子迁移率晶体管的制作方法，包括：提供基底，其上依序设置有一半导体通道层、一半导体阻障层、一半导体盖层、以及一半导体保护层；蚀刻半导体盖层及半导体保护层，以形成图案化半导体盖层及图案化半导体保护层；形成层间介电层，覆盖住图案化半导体盖层及图案化半导体保护层；形成闸极接触洞于层间介电层中，其中闸极接触洞的底面会暴露出图案化半导体保护层且分离于图案化半导体盖层；以及形成闸极电极于闸极接触洞中，其中闸极电极及图案化半导体盖层之间存在部
分的图案化半导体保护层，其中，图案化半导体保护层的电阻率介于图案化半导体盖层的电阻率及层间介电层的电阻率之间。
[0007]根据本专利技术的实施例，由于图案化半导体保护层的电阻率高于上方闸极电极的电阻率，因此即便不对图案化半导体保护层的侧面进行侧向蚀刻，图案化半导体保护层的侧面也不易产生尖端放电，从而可以避免不必要的闸极漏电流。再者，由于在制作闸极接触洞时，闸极接触洞的底面不会穿透图案化半导体保护层，因此可以避免蚀刻剂接触图案化半导体盖层，而可维持图案化半导体盖层的原始电特性。
附图说明
[0008]为了使下文更容易被理解，在阅读本专利技术时可同时参考图式及其详细文字说明。通过本文中的具体实施例并参考相对应的图式，俾以详细解说本专利技术的具体实施例，并用以阐述本专利技术的具体实施例的作用原理。此外，为了清楚起见，图式中的各特征可能未按照实际的比例绘制，因此某些图式中的部分特征的尺寸可能被刻意放大或缩小。图1是根据本专利技术一实施例所绘示的高电子迁移率晶体管(HEMT)的剖面示意图。图2是根据本专利技术一实施例所绘示的高电子迁移率晶体管的局部区域的放大剖面示意图。图3是根据本专利技术一变化型实施例所绘示的高电子迁移率晶体管的局部区域的放大剖面示意图。图4是根据本专利技术一变化型实施例所绘示的高电子迁移率晶体管的剖面示意图。图5是根据本专利技术一实施例所绘示的制作高电子迁移率晶体管的剖面示意图，其中包括依序堆栈的半导体层。图6是根据本专利技术一实施例所绘示的制作高电子迁移率晶体管的剖面示意图，其中包括图案化半导体盖层、图案化半导体保护层、及屏蔽层。图7是根据本专利技术一实施例所绘示的制作高电子迁移率晶体管的剖面示意图，其中包括设置于层间介电层中的闸极接触洞。图8是根据本专利技术一实施例所绘示的制作高电子迁移率晶体管的剖面示意图，其中包括闸极电极。图9是根据本专利技术一实施例所绘示的制作高电子迁移率晶体管的剖面示意图，其中包括设置于层间介电层中的源/汲极接触洞。图10是本专利技术一实施例的制作高电子迁移率晶体管的流程图。
[0009]其中，附图标记说明如下：10
‑1…
高电子迁移率晶体管10
‑2…
高电子迁移率晶体管10
‑3…
高电子迁移率晶体管20
…
半导体结构102
…
基底104
…
缓冲层106
…
半导体通道层106a
…
二维电子气区域
106b
…
二维电子气截断区域108
…
半导体阻障层109
…
半导体盖层110
…
图案化半导体盖层111
…
半导体保护层110S
…
侧面110T
…
顶面120
…
图案化半导体保护层120B
…
底面120S
…
侧面122
…
第一部份124
…
第二部份124T
…
顶面126
…
凹槽126B
…
底面126S
…
侧面128
…
屏蔽层130
…
层间介电层132
…
闸极接触洞134
…
开孔140
…
闸极电极140C
…
底角142
…
第一导电层144
…
第二导电层150
…
层间介电层152
…
源/汲极接触洞152B
…
底面154
…
源/汲极电极156
…
源/汲极电极160
…
钝化层200
…
方法202
…
步骤204
…
步骤206
…
步骤208
…
步骤210
…
步骤A
…
区域D1
…
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高电子迁移率晶体管，其特征在于，包括：一半导体通道层及一半导体阻障层，设置于一基底上；一图案化半导体保护层，设置于所述半导体阻障层上；一图案化半导体盖层，设置于所述图案化半导体保护层及所述半导体阻障层之间；一层间介电层，覆盖所述图案化半导体盖层及所述图案化半导体保护层，其中所述层间介电层包括一闸极接触洞；以及一闸极电极，设置于所述闸极接触洞内且电连接所述图案化半导体盖层，其中所述闸极电极及所述图案化半导体盖层之间存在部分的所述图案化半导体保护层，其中，所述图案化半导体保护层的电阻率介于所述图案化半导体盖层的电阻率及所述层间介电层的电阻率之间。2.如权利要求1所述的高电子迁移率晶体管，其特征在于，所述图案化半导体保护层的侧面切齐所述图案化半导体盖层的侧面。3.如权利要求1所述的高电子迁移率晶体管，其特征在于，所述闸极接触洞的宽度小于所述图案化半导体保护层的宽度。4.如权利要求1所述的高电子迁移率晶体管，其特征在于，所述闸极电极及所述半导体盖层之间是以肖特基接触产生电连接。5.如权利要求1所述的高电子迁移率晶体管，其特征在于，所述图案化半导体保护层的电阻率低于所述闸极电极的电阻率。6.如权利要求1所述的高电子迁移率晶体管，其特征在于，所述闸极电极直接接触所述图案化半导体保护层。7.如权利要求6所述的高电子迁移率晶体管，其特征在于，所述闸极电极包括一底角，所述底角直接接触所述图案化半导体保护层。8.如权利要求1所述的高电子迁移率晶体管，其特征在于：所述图案化半导体盖层的组成为P型的III
‑
V族半导体；所述图案化半导体保护层的组成为含硅半导体；以及所述闸极电极的组成包括金属。9.如权利要求1所述的高电子迁移率晶体管，其特征在于，所述图案化半导体保护层的表面包括一凹槽，且所述闸极电极填满所述凹槽。10.如权利要求9所述的高电子迁移率晶体管，其特征在于，所述图案化半导体保护层包括至少一第一部分和一第二部分，所述至少一第一部分设置于所述凹槽的外围，所述第二部分设置于所述凹槽的下方，且所述至少一第一部分的厚度大于所述第二部分的厚度。11.如权利要求1所述的高电子迁移率晶体管，其特征在于，还包括一钝化层，顺向性的设置于所述半导体阻障层的顶面、所述图案化半导体盖层的侧面、及所述图案化半导体保护层的侧面和顶面。12.一种高电子迁移率晶体管的制作方法，其特征在于，包括：提供一基底，其...

【专利技术属性】
技术研发人员：林永丰，周钰杰，林琮翔，庄理文，
申请(专利权)人：世界先进积体电路股份有限公司，
类型：发明
国别省市：