瞬态电压抑制保护器件制造技术

本实用新型专利技术提供了一种瞬态电压抑制保护器件，包括：衬底，具有第一导电类型；外延层，形成于衬底上，外延层具有第二导电类型，外延层与衬底构成二极管；第一重掺杂区，形成于衬底的底部，第一重掺杂区具有第二导电类型，使得第一重掺杂区、衬底与外延层构成三极管；第一金属电极，形成于衬底的底面，第一金属电极与第一重掺杂区接触；第二金属电极，形成于外延层的顶面。本实用新型专利技术的技术方案能够降低钳位电压，对后端电路起到很好的保护作用。对后端电路起到很好的保护作用。对后端电路起到很好的保护作用。

【技术实现步骤摘要】
瞬态电压抑制保护器件


[0001]本技术涉及半导体
，特别涉及一种瞬态电压抑制保护器件。

技术介绍

[0002]二极管除了作为开关器件应用外，还可以作为高性能的瞬态电压抑制保护器件使用。二极管具有体积小、响应快和瞬间吸收功率大等优点，当它在反向应用条件下，承受一个高能量的大脉冲时，会发生击穿，其工作阻抗可以立即降至极低的导通值，从而允许大电流通过，同时把电压钳制在预定水平，其响应时间仅为10毫秒～12毫秒，因此，可有效地保护电子线路中的精密元器件。
[0003]但是，随着电子技术的发展，对瞬态电压抑制保护器件提出了更高的要求，例如，要求正向和负向浪涌的钳位电压均低于被保护器件的浪涌极限耐压。然而，随着对电路工作电压要求的提高，同步要求对其保护的二极管器件也要有较高的击穿电压。如图1所示，为了提高击穿电压，在二极管的加工过程中，要求在衬底11上形成厚度较厚或掺杂浓度较低的外延层12，这就导致器件反向动态电阻很大，使二极管的钳位电压偏高，容易损坏后端电路芯片，从而失去了电路保护作用。
[0004]因此，如何对瞬态电压抑制保护器件的结构进行改进，以降低钳位电压是目前亟需解决的问题。

技术实现思路

[0005]本技术的目的在于提供一种瞬态电压抑制保护器件，使得能够降低钳位电压，对后端电路起到很好的保护作用。
[0006]为实现上述目的，本技术提供一种瞬态电压抑制保护器件，包括：
[0007]衬底，具有第一导电类型；
[0008]外延层，形成于所述衬底上，所述外延层具有第二导电类型，以使得所述外延层与所述衬底构成二极管；
[0009]第一重掺杂区，形成于所述衬底的底部，所述第一重掺杂区具有第二导电类型，使得所述第一重掺杂区、所述衬底与所述外延层构成三极管；
[0010]第一金属电极，形成于所述衬底的底面，所述第一金属电极与所述第一重掺杂区接触；
[0011]第二金属电极，形成于所述外延层的顶面。
[0012]可选地，所述外延层的厚度为5μm～50μm。
[0013]可选地，所述第一重掺杂区为环形或矩形。
[0014]可选地，所述第一重掺杂区的结深为5μm～50μm。
[0015]可选地，所述瞬态电压抑制保护器件还包括：
[0016]第二重掺杂区，至少形成于所述外延层与所述第二金属电极接触区域的顶部，所述第二重掺杂区具有第二导电类型。
[0017]可选地，所述第二重掺杂区的掺杂浓度大于所述外延层的掺杂浓度。
[0018]可选地，所述瞬态电压抑制保护器件还包括：
[0019]深沟槽隔离结构，形成于所述二极管和所述三极管的外围，所述深沟槽隔离结构贯穿所述外延层并延伸至所述衬底中。
[0020]可选地，所述深沟槽隔离结构包括形成于沟槽内壁上的第一绝缘介质层以及填充所述沟槽的多晶硅层。
[0021]可选地，所述瞬态电压抑制保护器件还包括：
[0022]第二绝缘介质层，覆盖于所述深沟槽隔离结构上，所述第二金属电极从所述外延层上延伸至所述第二绝缘介质层上。
[0023]可选地，所述瞬态电压抑制保护器件还包括：
[0024]钝化层，从所述第二绝缘介质层上延伸至所述第二金属电极上。
[0025]与现有技术相比，本技术的瞬态电压抑制保护器件，由于包含二极管和三极管的复合结构，且第一重掺杂区形成于衬底的底部，通过形成于所述衬底底面的第一金属电极将所述三极管中的具有第二导电类型的第一重掺杂区与所述二极管中的具有第一导电类型的衬底进行短接，使得在反向工作时通过所述三极管的负阻特性显著降低钳位电压，正向工作时通过所述二极管的导通满足大的浪涌电流的需求，进而使得能够完全适应被保护电路因充电引起的电流与电压的提高以及安全性和可靠性的要求，对后端电路起到很好的保护作用。
附图说明
[0026]图1是一种二极管结构的示意图；
[0027]图2是本技术实施例一的瞬态电压抑制保护器件的示意图；
[0028]图3是图2所示的瞬态电压抑制保护器件中的第一重掺杂区的俯视示意图；
[0029]图4是本技术实施例二的瞬态电压抑制保护器件的示意图；
[0030]图5是图4所示的瞬态电压抑制保护器件中的第一重掺杂区的俯视示意图；
[0031]图6是本技术一实施例的击穿电压特性曲线；
[0032]图7a～图7m是本技术一实施例的瞬态电压抑制保护器件的制造方法中的器件示意图。
[0033]其中，附图1～图7m的附图标记说明如下：
[0034]11
‑
衬底；12
‑
外延层；21
‑
衬底；22
‑
外延层；221
‑
第二重掺杂区；222
‑
第一硬掩膜层；23
‑
第一重掺杂区；231
‑
第二硬掩膜层；232
‑
第一开口；24
‑
第一金属电极；25
‑
第二金属电极；26
‑
深沟槽隔离结构；261
‑
第一绝缘介质层；262
‑
多晶硅层；263
‑
沟槽；27
‑
第二绝缘介质层；271
‑
第二开口；28
‑
钝化层。
具体实施方式
[0035]为使本技术的目的、优点和特征更加清楚，以下对本技术提出的瞬态电压抑制保护器件作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本技术实施例的目的。
[0036]本技术一实施例提供一种瞬态电压抑制保护器件，包括：衬底，具有第一导电
类型；外延层，形成于所述衬底上，所述外延层具有第二导电类型，以使得所述外延层与所述衬底构成二极管；第一重掺杂区，形成于所述衬底的底部，所述第一重掺杂区具有第二导电类型，使得所述第一重掺杂区、所述衬底与所述外延层构成三极管；第一金属电极，形成于所述衬底的底面，所述第一金属电极与所述第一重掺杂区接触；第二金属电极，形成于所述外延层的顶面。
[0037]下面参阅图2～图7m更为详细的介绍本实施例提供的瞬态电压抑制保护器件。其中，图2、图4以及图7a～图7m均为器件的纵向剖面示意图。
[0038]所述衬底21具有第一导电类型，且所述衬底21为重掺杂。
[0039]所述外延层22形成于所述衬底21上，所述外延层22具有第二导电类型，以使得所述外延层22与所述衬底21构成二极管。并且，所述外延层22为轻掺杂。
[0040]所述外延层22的厚度较小，优选的，所述外延层22的厚度为5μm～50μm，使得能够避免所述外延层22的厚度较大而导致的器件反向动态电阻很大，进而避免器件的钳位电压很高。
[0041]所述外延层22的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种瞬态电压抑制保护器件，其特征在于，包括：衬底，具有第一导电类型；外延层，形成于所述衬底上，所述外延层具有第二导电类型，以使得所述外延层与所述衬底构成二极管；第一重掺杂区，形成于所述衬底的底部，所述第一重掺杂区具有第二导电类型，使得所述第一重掺杂区、所述衬底与所述外延层构成三极管；第一金属电极，形成于所述衬底的底面，所述第一金属电极与所述第一重掺杂区接触；第二金属电极，形成于所述外延层的顶面。2.如权利要求1所述的瞬态电压抑制保护器件，其特征在于，所述外延层的厚度为5μm～50μm。3.如权利要求1所述的瞬态电压抑制保护器件，其特征在于，所述第一重掺杂区为环形或矩形。4.如权利要求1所述的瞬态电压抑制保护器件，其特征在于，所述第一重掺杂区的结深为5μm～50μm。5.如权利要求1所述的瞬态电压抑制保护器件，其特征在于，所述瞬态电压抑制保护器件还包括：第二重掺杂区，至少形成于所述外延层与所述第二金属电极接触区域的...

【专利技术属性】
技术研发人员：王明辉，刘宪成，李振弘，陈小燕，
申请(专利权)人：杭州士兰集成电路有限公司，
类型：新型
国别省市：