一种漏电检测电路制造技术

本申请公开了一种漏电检测电路，提高了漏电检测电路的抗电磁干扰能力。该漏电检测电路，包括：输入端连接互感器、输出端连接控制单元的信号处理电路，其特征在于，所述信号处理电路的输入端并联有第一电容C1、输出端并联有第二电容C2，并且所述第一电容C1与所述第二电容C2的容值不等。容C2的容值不等。容C2的容值不等。

【技术实现步骤摘要】
一种漏电检测电路


[0001]本技术涉及漏电检测
，更具体地说，涉及一种漏电检测电路。

技术介绍

[0002]用电设备绝缘性能下降后容易引发漏电故障，因此对用电设备进行漏电保护是非常必要的。如图1所示，常用的漏电检测电路包括互感器1、信号处理电路2、控制单元3和可控开关4；当被保护电路发生漏电故障时，互感器1感应到漏电信号从而输出一个较大的感应电压，该感应电压经信号处理电路2进行处理后输出给控制单元3，控制单元3发出指令控制可控开关4动作，从而切断被保护电路的电源，使被保护电路暂停工作，避免因漏电而使电路断路或烧毁。
[0003]但是在被保护电路未发生漏电故障的情况下，若受到外界的电磁干扰，则互感器1两端也可能产生较大的感应电压，此时如若不对该电磁干扰进行抑制，很容易引起可控开关4误动作。

技术实现思路

[0004]有鉴于此，本技术提供一种漏电检测电路，以提高漏电检测电路的抗电磁干扰能力。
[0005]一种漏电检测电路，包括：输入端连接互感器、输出端连接控制单元的信号处理电路，其特征在于，所述信号处理电路的输入端并联有第一电容C1、输出端并联有第二电容C2，并且所述第一电容C1与所述第二电容C2的容值不等。
[0006]可选的，所述第一电容C1的容值小于所述第二电容C2的容值。
[0007]可选的，所述第一电容C1为一个独立电容元件或多个电容元件的串联、并联或串并联组合；所述第二电容C2为一个独立电容元件或多个电容元件的串联、并联或串并联组合。
[0008]可选的，所述信号处理电路包括：第一电阻R1、第二电阻R2、第三电阻R3和钳位二极管VD1；
[0009]所述第一电阻R1与所述第一电容C1并联；
[0010]所述钳位二级管VD1共有三个接线端，其中一个为公共引出端，所述公共引出端同时连接到所述第三电阻R3的一端和所述第一电阻R1的一端；
[0011]所述钳位二级管VD1的另外两端均同时连接到所述第二电阻R2的一端和所述第一电阻R1的另一端；
[0012]所述第二电容C2的两端分别接到所述第二电阻R2的另一端和所述第三电阻R3的另一端。
[0013]可选的，所述信号处理电路中的任一个电阻为一个独立电阻元件或多个电阻元件的串联、并联或串并联组合。
[0014]可选的，所述信号处理电路还包括：共模抑制单元，用于吸收所述互感器上感应出
来的低频共模干扰或高频共模干扰。
[0015]可选的，所述共模抑制单元包括：第三电容C3和第四电容C4；
[0016]所述第三电容C3的两端分别连接所述第二电容C2的一端与地；
[0017]所述第四电容C4的两端分别连接所述第二电容C2的另一端与地。
[0018]可选的，所述第三电容C3与所述第四电容C4的容值相等。
[0019]可选的，所述第三电容C3为一个独立电容元件或多个电容元件的串联、并联或串并联组合；所述第四电容C4为一个独立电容元件或多个电容元件的串联、并联或串并联组合。
[0020]可选的，所述第一电容C1为所述信号处理电路的内接电容或外接电容；所述第二电容C2为所述信号处理电路的内接电容或外接电容。
[0021]从上述的技术方案可以看出，本技术在信号处理电路的输入端、输出端各并联一个电容，且两电容一大一小，大电容吸收互感器上感应出来的低频差模干扰，小电容吸收互感器上感应出来的高频差模干扰，起到了较好的电磁干扰抑制效果，而且不会影响正常的漏电检测，产品成本低，实用性强，性价比高，在一定程度上防止了可控开关误动，提高了漏电保护的可靠性。
附图说明
[0022]为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0023]图1为现有技术公开的一种漏电检测电路结构示意图；
[0024]图2为本技术实施例公开的一种漏电检测电路结构示意图；
[0025]图3为本技术实施例公开的又一种漏电检测电路结构示意图；
[0026]图4为应用于图2所示漏电检测电路中的信号处理电路的一种具体拓扑结构示意图；
[0027]图5为应用于图2所示漏电检测电路中的信号处理电路的又一种具体拓扑结构示意图；
[0028]图6为本技术实施例公开的又一种漏电检测电路结构示意图；
[0029]图7为应用于图6所示漏电检测电路中的信号处理电路的一种具体拓扑结构示意图；
[0030]图8为应用于图6所示漏电检测电路中的信号处理电路的又一种具体拓扑结构示意图。
具体实施方式
[0031]下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
[0032]参见图2，本技术实施例公开了一种漏电检测电路，包括：输入端连接互感器1、输出端连接控制单元3的信号处理电路2，所述信号处理电路2的输入端并联有第一电容C1、输出端并联有第二电容C2，并且C1≠C2(图2中用省略号表示信号处理电路内部未示出的电路拓扑结构)。
[0033]相较于图1所示漏电检测电路，图2所示漏电检测电路对信号处理电路2进行了如上改进。下面，对图2所示漏电检测电路的工作原理进行详述：
[0034]当被保护电路发生漏电故障时，互感器1会感应到漏电信号从而输出一个较大的感应电压，该感应电压经过信号处理电路2的处理后输出给控制单元3(例如为MCU)，由控制单元3控制可控开关4(例如为断路器)动作，从而实现漏电保护。当漏电检测电路受到外界的电磁干扰时，互感器1会感应到该电磁干扰输出干扰波形，即当电磁干扰较强时电感器1两端也会产生一个较大的感应电压(实际上此时被保护电路并未发生漏电故障)，此时如若不对该干扰波形进行抑制，则控制单元3接收到该干扰波形后会控制可控开关4误动作。
[0035]互感器1上感应出来的该干扰波形分为两大类：共模干扰(Common
‑
mode Interference)和差模干扰(Differential
‑
mode Interference)。共模干扰定义为任何载流导体与参考地之间的不希望有的电位差；差模干扰定义为任何两个载流导体之间的不希望有的电位差；差模干扰在两导线之间传输，属于对称性干扰；共模干扰在导线与地(机壳)之间传输，属于非对称性干扰。从频率大小上来区分，共模干扰又分为高频共模干扰和低频共模干扰两种，差模干扰又分为高频差模干扰和低频差模干扰两种。在对互感器1上感应出来的干扰本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种漏电检测电路，包括：输入端连接互感器、输出端连接控制单元的信号处理电路，其特征在于，所述信号处理电路的输入端并联有第一电容(C1)、输出端并联有第二电容(C2)，并且所述第一电容(C1)与所述第二电容(C2)的容值不等。2.根据权利要求1所述的漏电检测电路，其特征在于，所述第一电容(C1)的容值小于所述第二电容(C2)的容值。3.根据权利要求1或2所述的漏电检测电路，其特征在于，所述第一电容(C1)为一个独立电容元件或多个电容元件的串联、并联或串并联组合；所述第二电容(C2)为一个独立电容元件或多个电容元件的串联、并联或串并联组合。4.根据权利要求1或2所述的漏电检测电路，其特征在于，所述信号处理电路包括：第一电阻(R1)、第二电阻(R2)、第三电阻(R3)和钳位二极管(VD1)；所述第一电阻(R1)与所述第一电容(C1)并联；所述钳位二极管(VD1)共有三个接线端，其中一个为公共引出端，所述公共引出端同时连接到所述第三电阻(R3)的一端和所述第一电阻(R1)的一端；所述钳位二极管(VD1)的另外两端均同时连接到所述第二电阻(R2)的一端和所述第一电阻(R1)的另一端；所述第二电容(C2)的两端分别接到所述第二电阻(R2)的另一端和所...

【专利技术属性】
技术研发人员：潘秀菊，丁小伟，
申请(专利权)人：德力西电气有限公司，
类型：新型
国别省市：