一种自监控对控制器制造技术

本申请提供了一种自监控对控制器，包括：两套相互独立的指令支路与监控支路，指令支路与监控支路均具有独立的处理系统，且指令支路与监控支路的处理系统具有相应的硬件资源及配置，其中，指令支路与监控支路之间通过局部总线进行数据的交换，指令支路与监控支路通过输入总线连接至外部总线，以及指令支路通过输出总线连接至外部总线以输出控制指令；指令支路与监控支路分别受各处理系统中的中断控制器与定时器的控制，当指令支路或监控支路接收相同的外部总线数据而各自的定时器运行超时无法输出信号的情况下，相应的指令支路与监控支路报错，故障逻辑算法将发生故障的指令支路或监控支路进行切除，从而实现控制器的故障自监控。监控。监控。

【技术实现步骤摘要】
一种自监控对控制器


[0001]本申请涉及控制器
，特别涉及一种自监控对控制器。

技术介绍

[0002]控制器是一种能够按照预订指令输出用于机器所需的控制命令的装置。
[0003]传统的控制器通常不包含自监控功能，无法实现故障的自我隔离与静默。在采用传统无故障隔离与静默功能的基本多余度控制系统(例如四余度控制系统)中，由于多余度控制系统基于各余度控制通道的多数表决容错策略，在单通道控制器无自监控的情况下，无法实现多次故障(例如三次故障)继续工作的能力，从而降低了系统的可靠性。

技术实现思路

[0004]本申请的目的是提供了一种自监控对控制器，以解决或减轻
技术介绍
中的至少一个问题。
[0005]本申请的技术方案是：一种自监控对控制器，所述自监控对控制器包括：两套相互独立的指令支路与监控支路，所述指令支路与监控支路均具有独立的处理系统，且所述指令支路与监控支路的处理系统具有相应的硬件资源及配置，其中，所述指令支路与所述监控支路之间通过局部总线进行数据的交换，所述指令支路与所述监控支路通过输入总线连接至外部总线并以硬同步的方式同步运行，以及指令支路通过输出总线连接至外部总线以输出控制指令；
[0006]所述指令支路与监控支路分别受各处理系统中的中断控制器与定时器的控制，当指令支路或监控支路接收相同的外部总线数据而各自的定时器运行超时无法输出信号的情况下，相应的指令支路与监控支路报错，故障逻辑算法将发生故障的指令支路或监控支路进行切除，从而实现控制器的故障自监控。
[0007]进一步的，所述指令支路与监控支路的处理系统中具有相同的硬件资源及配置。
[0008]进一步的，所述硬件资源及配置包括处理器、RAM、ROM、NVM及其周围电路。
[0009]进一步的，所述指令支路的处理器与监控支路的处理器具备数据交换接口，所述指令支路与监控支路的处理系统之间通过局部总线分别连接各自处理系统的RAM、ROM、NVM，通过DRAM实现指令支路与监控支路的数据交互。
[0010]进一步的，所述指令支路与监控支路中的定时器为看门狗定时器及相应的逻辑电路。
[0011]进一步的，所述指令支路与外部总线实现数据交互、离散信号的输入与输出，所述监控支路仅作为监控使用，仅从外部总线接收数据，不存在指令发送功能。
[0012]相比传统控制器设计方法，本申请提供的自监控对控制器可以实现控制器输出指令的自监控功能，可推广到基于自监控对架构的余度计算机设计中，解决多余度计算机无法实现的(N
‑
1)次故障工作问题，在部件可靠性不变的情况下提高系统可用性和安全性，支撑余度系统由高余度向低余度发展，实现余度系统的简化、减重及降成本的目标。
附图说明
[0013]为了更清楚地说明本申请提供的技术方案，下面将对附图作简单地介绍。显而易见地，下面描述的附图仅仅是本申请的一些实施例。
[0014]图1为本申请的自监控对控制器示意图。
具体实施方式
[0015]为使本申请实施的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行更加详细的描述。
[0016]为了解决现有技术中多余度控制系统无法实现(N
‑
1)次故障继续工作的问题，本申请中提出了一种自监控对对控制器，该自监控对控制器能够实现控制器输出指令的自监控功能，从而为系统余度配置由多余度向(N
‑
1)余度发展提供技术支撑，既满足系统任务可靠性和安全性要求，又可以实现余度系统的简化、减重及降低成本。
[0017]如图1所示，本申请提出的自监控对控制器10包括：两套相互独立的指令支路11与监控支路12，每个支路均具有独立的处理系统，且指令支路11与监控支路12的处理系统具有相应的硬件资源及配置，其中，指令支路11与监控支路12之间通过局部总线13进行数据的交换，指令支路11与监控支路12通过输入总线14连接至外部总线20以硬同步的方式同步运行，以及指令支路11通过输出总线15连接至外部总线20以输出控制指令，指令支路11与监控支路12分别受各处理器系统中的中断控制器与定时器的控制，当指令支路11或监控支路12接收相同的外部总线20数据而各自的定时器运行超时无法输出信号的情况下，相应的支路报错，故障逻辑算法将发生故障的指令支路11或监控支路12进行切除，从而实现控制器10的故障自监控。
[0018]在本申请中，指令支路11与监控支路12的处理系统中的硬件资源及配置相同，该硬件资源及配置包括处理器、RAM(Random Access Memory，随机存取存储器)、ROM(Read Only Memory，只读存储器)、NVM(Non
‑
Volatile Memory，非易失性存储)及其周围电路等。
[0019]进一步的，指令支路11的处理器与监控支路12的处理器具备数据交换接口，指令支路11与监控支路12的处理系统之间的局部总线13分别连接各自处理系统的RAM、ROM、NVM，通过DRAM(Dynamic Random Access Memory，动态随机存取存储器)实现指令支路与监控支路的数据交互。
[0020]其中，指令支路11与监控支路12中的定时器为看门狗定时器及相应的逻辑电路(WDV)，分别用2个处理器软件运行监控，当软件监控到相应支路的看门狗定时器运行超时无法喂狗的情况下，相应支路的看门狗报错，故障逻辑算法将发生故障的指令支路或监控支路切除。
[0021]本申请的自监控对控制器运行过程中，指令支路11与外部总线20实现数据交互、离散信号的输入与输出，而监控支路12仅作为监控使用，仅从外部总线20接收数据，不存在指令发送功能。
[0022]相比传统控制器设计方法，本申请提供的自监控对控制器可以实现控制器输出指令的自监控功能，可推广到基于自监控对架构的余度计算机设计中，解决多余度计算机无法实现的(N
‑
1)次故障工作问题，在部件可靠性不变的情况下提高系统可用性和安全性，支撑余度系统由高余度向低余度发展，实现余度系统的简化、减重及降成本的目标。
[0023]以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本
的技术人员在本申请揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种自监控对控制器，其特征在于，所述自监控对控制器(10)包括：两套相互独立的指令支路(11)与监控支路(12)，所述指令支路(11)与监控支路(12)均具有独立的处理系统，且所述指令支路(11)与监控支路(12)的处理系统具有相应的硬件资源及配置，其中，所述指令支路(11)与所述监控支路(12)之间通过局部总线(13)进行数据的交换，所述指令支路(11)与所述监控支路(12)通过输入总线(14)连接至外部总线(20)并以硬同步的方式同步运行，以及指令支路(11)通过输出总线(15)连接至外部总线(20)以输出控制指令；所述指令支路(11)与监控支路(12)分别受各处理系统中的中断控制器与定时器的控制，当指令支路(11)或监控支路(12)接收相同的外部总线(20)数据而各自的定时器运行超时无法输出信号的情况下，相应的指令支路(11)与监控支路(12)报错，故障逻辑算法将发生故障的指令支路(11)或监控支路(12)进行切除，从而实现控制器(10)的故障自监控。2.如权利要...

【专利技术属性】
技术研发人员：张志冰，杨淏天，毕道明，胡延国，刘浩，
申请(专利权)人：中国航空工业集团公司沈阳飞机设计研究所，
类型：发明
国别省市：