具有优化低频噪声功能的达林顿放大器制造技术

本发明专利技术公开一种具有优化低频噪声功能的达林顿放大器，应用于射频通信领域，针对现有技术在放大器电路运用到极低频时噪声的抑制能力稍有欠缺，且带外高频稳定性关注度不足的问题；本发明专利技术在有源偏置晶体管的栅极与漏极之间采用RC反馈，利用较小的电容值实现极低频噪声的抑制，同时利用小电阻避免有源偏置自激，并采用LR并联频率选择结构来增强高频稳定性。并采用LR并联频率选择结构来增强高频稳定性。并采用LR并联频率选择结构来增强高频稳定性。

【技术实现步骤摘要】
具有优化低频噪声功能的达林顿放大器


[0001]本专利技术属于射频通信领域，特别涉及一种低噪声放大器。

技术介绍

[0002]低噪声放大器作为射频通信系统中的关键元件之一，其已被广泛应用于无线通信、卫星导航、雷达遥感与相控阵系统等诸多领域。在无线接收系统中，低噪声放大器往往位于接收机最前端，用于放大所接收到的微弱信号，其性能会直接影响整个通信系统的灵敏度等诸多性能。
[0003]随着通信技术的迅猛发展，宽带化的无线通信系统愈发受到重视，低噪声放大器自然也需要沿着宽带化的趋势进行研究。作为宽带放大器的典型解决方案，达林顿放大器以其多倍频程带宽与较高线性度等诸多优势越来越受到研究者的青睐。与传统的共源极低噪声放大器相比，达林顿放大器一方面可以减少片内电感的使用，由此减小芯片面积，另一方面，尤为重要的是此结构可以弥补共源极放大器无法实现从极低频(趋近直流)到较高频段的宽带增益变化的缺陷。
[0004]从现有技术来看，目前针对宽带达林顿低噪声放大器的拓扑结构有以下几种：
[0005]现有技术一
[0006]如图1所示，直接采用两个晶体管复合形成达林顿结构，并且采用电阻分压的无源偏置网络为相应的晶体管提供偏置电压，这种结构虽然在电路拓扑一目了然并且简单易懂，但是整个晶圆内部芯片电特性的一致性较差，漏极电流与增益容易受到温度变化影响；
[0007]现有技术二
[0008]在现有技术一的基础上，利用有源偏置结构替代原有的电阻分压网络，并且在输入输出之间添加RC负反馈结构拓展带宽，这种拓扑结构可以降低整个电路对温度的敏感特性并增强电路的性能稳定性，但是其带宽与增益平坦度仍会受限；
[0009]现有技术三
[0010]如图2所示，在现有技术二的基础上继续改进，采用共源共栅结构替换原有的第二级共源极晶体管，这种方式可以进一步拓展带宽以及改善增益平坦度，但是有源偏置管在极低频产生的噪声突起可能无法被完全消除，并且此时由于放大器频段较宽，增益较高且平坦，所以工作频带内外的稳定性尤其需要关注。
[0011]综上，现有技术在放大器电路运用到极低频时噪声的抑制能力稍有欠缺，并且带外高频稳定性的关注度不足。

技术实现思路

[0012]为解决上述技术问题，本专利技术提出一种具有优化低频噪声功能的达林顿放大器，在有源偏置晶体管的栅极与漏极之间采用RC反馈，利用较小的电容值实现极低频噪声的抑制，同时利用小电阻避免有源偏置自激；并采用LR并联频率选择结构来增强高频稳定性。
[0013]本专利技术采用的技术方案为：具有优化低频噪声功能的达林顿放大器，包括：晶体管
M1、晶体管M2、晶体管M3；晶体管M1的源极通过电感L3与电阻R10构成的并联结构与晶体管M3的栅极相连，晶体管M3的漏极与晶体管M2的源极相连；
[0014]晶体管M1的栅极经过电感L1与输入端相连，晶体管M1的漏极与晶体管M2的漏极相连，晶体管M2的栅极与输出端相连，晶体管M3的源极接地；
[0015]晶体管M1的栅极偏置电压采用有源偏置网络提供，所述有源偏置网络包括：电阻R5、电阻R6与有源偏置晶体管M4，电阻R6第一端连接晶体管M1的漏极，电阻R6的第二端连接有源偏置晶体管M4的漏极，有源偏置晶体管M4的源极接地，有源偏置晶体管M4的栅极连接晶体管M1的源极；电阻R5第一端与电阻R6第二端相连，电阻R5第二端经过电感L1连接晶体管M1的栅极；
[0016]晶体管M2的栅极偏置电压通过串联的电阻R8与电阻R9进行电阻分压获得；通过电阻R4将分得的电压输送至M2的栅极，所述电阻R8第一端接输出端，电阻R8第二端接电阻R9第一端，电阻R9第二端接地，电阻R4第一端接电阻R8第二端，电阻R4第二端接晶体管M2的栅极；
[0017]晶体管M3的栅极偏置电压通过晶体管M1的源极反馈电阻R11上的电压提供；
[0018]还包括电阻R3与电容C3构成的串联反馈结构，所述串联反馈结构短接在晶体管M4的栅极与漏极之间。
[0019]还包括电阻R7，所述电阻R7串联于有源偏置晶体管M4的栅极与电感L3与电阻R10构成的并联结构之间。
[0020]还包括电感L2与电阻R2构成的并联结构，该并联结构串联于晶体管M2的漏极与输出端之间。
[0021]还包括电容C4，电容C4第一端接电阻R8第二端，电容C4第二端接地。
[0022]还包括电阻R1与电容C1构成的串联反馈结构，该结构位于M1的栅极与漏级之间。
[0023]还包括输入阻抗匹配单元L1，所述输入阻抗匹配单元串联于输入端与晶体管M1的栅极之间。
[0024]还包括输出阻抗匹配单元C2，所述输出阻抗匹配单元在输出端并联接地。
[0025]本专利技术的有益效果：本专利技术在有源偏置晶体管的栅极与漏极之间添加RC反馈结构以改善低频噪声恶化现象，同时此结构可以利用较小的电容替代较大的旁路电容，更利于芯片结构尺寸紧凑化，本专利技术采用LR并联结构改善频率选择特性，有效提升了整体电路稳定性。
附图说明
[0026]图1为
技术介绍
中现有技术一的电路结构示意图；
[0027]图2为
技术介绍
中现有技术三的电路结构示意图；
[0028]图3为本专利技术的电路结构示意图；
[0029]图4为本专利技术中有源偏置晶体管M4噪声电流流向示意图；
[0030]图5为本专利技术中R3、C3针对低频噪声的改善情况示意图；
[0031]图6为本专利技术中LR并联结构针对稳定性因子的改善情况示意图。
具体实施方式
[0032]为便于本领域技术人员理解本专利技术的
技术实现思路
，下面结合附图对本
技术实现思路
进一步阐释。
[0033]现有技术在放大器电路运用到极低频时噪声的抑制能力稍有欠缺，另一方面则是带外高频稳定性的关注度不足。
[0034]本专利技术主要是在
技术介绍
中现有技术三上的进一步改进，解决潜在的低频噪声突起与带外高频稳定性两个问题。本专利技术包括以下2个方面的改进：
[0035]一方面在有源偏置晶体管的栅极与漏极之间采用RC反馈，利用较小的电容值实现极低频噪声的抑制，同时利用小电阻避免有源偏置自激；
[0036]另一方面采用LR并联频率选择结构来增强电路高频稳定性。
[0037]如图3所示，本专利技术提供一种改进的达林顿
‑
共源共栅结构低噪声放大器，整体电路包含4个晶体管(M1
‑
M4)，11个电阻(R1
‑
R11)，4个电容(C1
‑
C4)，3个电感(L1
‑
L3)。
[0038]电容C1的主要作用是隔绝M1管栅极与漏极之间直流影响，选值时还应兼顾R1，并且考虑输入匹配，电容C2选值主要考虑输出匹配，电容C3的选值主要考虑低频噪声消除能力，电容C4的选值主要考虑为M2管栅极所泄露的射频信号提供到地的通路；本实施例中电容C1约为20pF左右，电容C2约为0.5pF左右，电容C3约为本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.具有优化低频噪声功能的达林顿放大器，其特征在于，包括：晶体管M1、晶体管M2、晶体管M3；晶体管M1的源极通过电感L3与电阻R10构成的并联结构与晶体管M3的栅极相连，晶体管M3的漏极与晶体管M2的源极相连；晶体管M1的栅极与输入端相连，晶体管M1的漏极与晶体管M2的漏极相连，晶体管M2的栅极与输出端相连，晶体管M3的源极接地；晶体管M1的栅极偏置电压采用有源偏置网络提供，所述有源偏置网络包括：电阻R5、电阻R6与有源偏置晶体管M4，电阻R6第一端连接晶体管M1的漏极，电阻R6的第二端连接有源偏置晶体管M4的漏极，有源偏置晶体管M4的源极接地，有源偏置晶体管M4的栅极连接晶体管M1的源极；电阻R5第一端与电阻R6第二端相连，电阻R5第二端连接晶体管M1的栅极；晶体管M2的栅极偏置电压通过串联的电阻R8与电阻R9进行电阻分压获得；通过电阻R4将分得的电压输送至M2的栅极，所述电阻R8第一端接输出端，电阻R8第二端接电阻R9第一端，电阻R9第二端接地，电阻R4第一端接电阻R8第二端，电阻R4第二端接晶体管M2的栅极；晶体管M3的栅极偏置电压通过晶体管M1的源极反馈电阻R11上的电压提供；还包括电阻R3与电容C3构成的串联反馈结构，所述串联反馈结构短接在晶...

【专利技术属性】
技术研发人员：张铁笛，何杨，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：