具有变掺杂漂移区的LDMOS器件制造技术

本发明专利技术公开一种具有变掺杂漂移区的LDMOS器件。在本发明专利技术中，具有变掺杂漂移区的LDMOS器件包括：Pbody区、位于Pbody区内部沿长度方向依次排列的变掺杂浓度的NW漂移区、源极NSD注入、Bulk电位PSD注入以及位于变掺杂浓度的NW漂移区内部的漏极NSD注入。本发明专利技术中的NW漂移区通过变掺杂工艺，实现了从LDMOS器件的漏极至源极方向由高到低的杂质浓度分布，该杂质浓度分布一方面在一定范围内不会影响LDMOS器件的耐压，另一方面在LDMOS器件被ESD脉冲开启后会阻止克尔克效应的进度，从而提高LDMOS器件整体的维持电压，有利于LDMOS器件对集成电路进行高压的ESD保护而不会引发闩锁效应。进行高压的ESD保护而不会引发闩锁效应。进行高压的ESD保护而不会引发闩锁效应。

【技术实现步骤摘要】
具有变掺杂漂移区的LDMOS器件


[0001]本专利技术涉及电子
，尤其涉及一种具有变掺杂漂移区的LDMOS器件。

技术介绍

[0002]LDMOS器件即横向双扩散金属
‑
氧化物
‑
半导体器件，广泛用于各种功率变换场合，如电机驱动，开关电源，功率变换等。然而，LDMOS由于有过长的漂移区，当ESD脉冲从LDMOS漏级进入后会引起大注入基区拓展效应(即克尔克效应)，从而引起维持电压的骤降，这会导致LDMOS器件在高压电源中极易发生闩锁效应。传统的LDMOS器件会引起严重的基区扩克尔克展效应，从而使漂移区迅速失去耐压能力，因此，如何抑制LDMOS器件的克尔克效应，从而提高LDMOS器件的维持电压，成为一个亟待解决的技术问题。
[0003]上述内容仅用于辅助理解本专利技术的技术方案，并不代表承认上述内容是现有技术。

技术实现思路

[0004]本专利技术的主要目的在于提出一种具有变掺杂漂移区的LDMOS器件，旨在解决如何抑制LDMOS器件的克尔克效应，从而提高LDMOS器件的维持电压的技术问题。
[0005]为实现上述目的，本专利技术提出一种具有变掺杂漂移区的LDMOS器件，所述具有变掺杂漂移区的LDMOS器件包括：Pbody区、位于所述Pbody区内部沿长度方向依次排列的变掺杂浓度的NW漂移区、源极NSD注入、Bulk电位PSD注入以及位于所述变掺杂浓度的NW漂移区内部的漏极NSD注入。
[0006]可选地，所述变掺杂浓度的NW漂移区包括：N个不同掺杂浓度的NW漂移区沿所述Pbody区的长度方向依次排列，且掺杂浓度逐渐降低。
[0007]可选地，所述漏极NSD注入位于第一个NW漂移区内部。
[0008]可选地，所述漏极NSD注入作为所述LDMOS器件的阳极，所述源极NSD注入和所述Bulk电位PSD注入相连作为所述LDMOS器件的阴极。
[0009]可选地，所述具有变掺杂漂移区的LDMOS器件还包括：位于所述变掺杂浓度的NW漂移区和所述源极NSD注入之间的栅氧化层、位于所述栅氧化层上端的多晶硅栅极。
[0010]可选地，所述漏极NSD注入作为所述LDMOS器件的阳极，所述多晶硅栅极、所述源极NSD注入以及所述Bulk电位PSD注入相连作为所述LDMOS器件的阴极。
[0011]可选地，在所述LDMOS器件的电子电流密度大于预设阈值时，第N个NW漂移区对应的电场斜率由正数变为负数，且所述第N个NW漂移区等效为P型基区。
[0012]可选地，在所述LDMOS器件的电流达到维持电流时，所述LDMOS器件的电场停留在所述变掺杂浓度的NW漂移区中，所述LDMOS器件的维持电压升高。
[0013]可选地，在所述LDMOS器件的电子电流密度小于所述预设阈值时，所述LDMOS器件的漏极和源极之间的电压为所述LDMOS器件的击穿电压，第N个NW漂移区对应的电场斜率为正数；
[0014]在所述LDMOS器件的电子电流密度等于所述预设阈值时，所述LDMOS器件的漏极和源极之间的电压为所述LDMOS器件的触发电压，所述第N个NW漂移区对应的电场斜率为正数。
[0015]可选地，所述预设阈值为所述LDMOS器件的电子电荷量、电子饱和速度以及所述变掺杂浓度的NW漂移区的掺杂浓度的乘积。
[0016]在本专利技术中，具有变掺杂漂移区的LDMOS器件包括：Pbody区、位于Pbody区内部沿长度方向依次排列的变掺杂浓度的NW漂移区、源极NSD注入、Bulk电位PSD注入以及位于变掺杂浓度的NW漂移区内部的漏极NSD注入。本专利技术中的NW漂移区通过变掺杂工艺，实现了从LDMOS器件的漏极至源极方向由高到低的杂质浓度分布，该杂质浓度分布一方面在一定范围内不会影响LDMOS器件的耐压，另一方面在LDMOS器件被ESD脉冲开启后会阻止克尔克效应的进度，从而提高LDMOS器件整体的维持电压，有利于LDMOS器件对集成电路进行高压的ESD保护而不会引发闩锁效应。
附图说明
[0017]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
[0018]图1为本专利技术具有变掺杂漂移区的LDMOS器件第一实施例的结构示意图；
[0019]图2为本专利技术具有变掺杂漂移区的LDMOS器件第一实施例的原理图；
[0020]图3为本专利技术具有变掺杂漂移区的LDMOS器件第二实施例的结构示意图；
[0021]图4为本专利技术具有变掺杂漂移区的LDMOS器件第二实施例的原理图。
[0022]附图标号说明：
[0023]标号名称标号名称11漏极NSD注入21第一NW漂移区12源极NSD注入22第二NW漂移区13Bulk电位PSD注入23第三NW漂移区20变掺杂浓度的NW漂移区24第四NW漂移区31Pbody区2n第nNW漂移区01阳极41栅氧化层02阴极51多晶硅栅极
[0024]本专利技术目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
[0025]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0026]需要说明，本专利技术实施例中所有方向性指示(诸如上、下、左、右、前、后
……
)仅用
于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
[0027]另外，在本专利技术中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本专利技术要求的保护范围之内。
[0028]本专利技术提出一种具有变掺杂漂移区的LDMOS器件。
[0029]参照图1，图1为本专利技术具有变掺杂漂移区的LDMOS器件第一实施例的结构示意图。
[0030]如图1所示，在本专利技术实施例中，所述具有变掺杂漂移区的LDMOS器件包括：Pbody区31、位于所述Pbody区31内部沿长度方向依次排列的变掺杂浓度的NW漂移区20、源极NSD注入12、Bulk电位PSD注入13以及位于所述变掺杂浓度的NW漂移区20内部的漏极NSD注入11。
[0031]进一步地，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具有变掺杂漂移区的LDMOS器件，其特征在于，所述具有变掺杂漂移区的LDMOS器件包括：Pbody区、位于所述Pbody区内部沿长度方向依次排列的变掺杂浓度的NW漂移区、源极NSD注入、Bulk电位PSD注入以及位于所述变掺杂浓度的NW漂移区内部的漏极NSD注入。2.如权利要求1所述的具有变掺杂漂移区的LDMOS器件，其特征在于，所述变掺杂浓度的NW漂移区包括：N个不同掺杂浓度的NW漂移区沿所述Pbody区的长度方向依次排列，且掺杂浓度逐渐降低。3.如权利要求2所述的具有变掺杂漂移区的LDMOS器件，其特征在于，所述漏极NSD注入位于第一个NW漂移区内部。4.如权利要求3所述的具有变掺杂漂移区的LDMOS器件，其特征在于，所述漏极NSD注入作为所述LDMOS器件的阳极，所述源极NSD注入和所述Bulk电位PSD注入相连作为所述LDMOS器件的阴极。5.如权利要求3所述的具有变掺杂漂移区的LDMOS器件，其特征在于，所述具有变掺杂漂移区的LDMOS器件还包括：位于所述变掺杂浓度的NW漂移区和所述源极NSD注入之间的栅氧化层、位于所述栅氧化层上端的多晶硅栅极。6.如权利要求5所述的具有变掺杂漂移区的LDMOS器件，其特征在于，所述漏极NSD注入作为所述LDMOS器件的阳极，所述多...

【专利技术属性】
技术研发人员：陈伟，王强，朱小安，刘锡元，
申请(专利权)人：重庆安派芯成微电子有限公司，
类型：发明
国别省市：