制造用于射频应用的绝缘体上半导体结构的方法技术

本发明专利技术涉及一种用于制造绝缘体上半导体结构(10)的方法，所述方法包括以下步骤：

【技术实现步骤摘要】
【国外来华专利技术】制造用于射频应用的绝缘体上半导体结构的方法


[0001]本专利技术涉及一种用于制造绝缘体上半导体结构的方法，所述绝缘体上半导体结构特别是用于射频应用。本专利技术还涉及一种通过实施该方法获得的绝缘体上半导体结构。

技术介绍

[0002]绝缘体上半导体结构是多层结构，该多层结构包括通常由硅制成的衬底、布置在衬底上的电绝缘层(通常是诸如氧化硅层的氧化物层)以及布置在绝缘层上的半导体层(通常是硅层)。
[0003]当半导体材料是硅时，这种结构被称为“绝缘体上半导体”结构(SeOI)，特别是“绝缘体上硅”(SOI)。
[0004]在现有的SOI结构中，被称为“完全耗尽型绝缘体上硅”(FD
‑
SOI)结构的结构通常用于数字应用。FD
‑
SOI结构的特征在于存在布置在硅支撑衬底上的薄氧化物层和布置在氧化物层上的非常薄的半导体层，称为SOI层。
[0005]氧化物层位于衬底与SOI层之间。氧化物层则被称为“掩埋的”，并且“掩埋氧化物”称为“BOX”。
[0006]SOI层允许实现FD
‑
SOI结构的导电沟道。
[0007]由于BOX层和SOI层的低厚度和均匀性，导电沟道不需要被掺杂，因此该结构可以在完全耗尽模式下工作。
[0008]与没有BOX层的结构相比，FD
‑
SOI结构具有改进的静电特性。BOX层降低了源极与漏极之间的寄生电容，并且还允许通过限制导电沟道中的电子流动来显著减少从导电沟道到衬底的任何电子泄漏，从而减少任何电流损耗并改善结构的性能能力。
[0009]FD
‑
SOI结构可与射频(RF)应用兼容，但仍然遭受在所述衬底中发生电损耗的影响。
[0010]为了补偿这些电损耗并改善RF性能能力，已知使用具有高电阻率的衬底，特别是SOI类型的衬底，这种类型的衬底通常称为“HR衬底”(高电阻率衬底)。此HR衬底有利地与电荷捕获层(或“富阱层”)相结合。
[0011]然而，这种类型的衬底与使用具有必须通过背侧栅极控制的阈值电压(背偏置电压)的晶体管不兼容。实际上，包含被俘获电荷的该层的存在阻碍了反向偏置(将电位差施加到背面)。
[0012]题为“Low loss Si
‑
substrates enhanced using buried PN junctions for RF Applications”的科学出版物(M.Rack、L.Nyssens和J
‑
P.Raskin，IEEE Electron device letters,第40卷，第5期)描述了横向布置在旨在用于射频应用的衬底的电绝缘层下方的P
‑
N结的形成。
[0013]横向理解为意味着两个分别为P掺杂和N掺杂的区域布置在衬底的相同深度处，其中所述区域之间的结基本上垂直于衬底的主表面。这种结通过在整个衬底上注入磷以进行N型掺杂，然后通过掩模局部注入硼以便形成P掺杂区域，然后进行热处理以激活掺杂剂来
获得。
[0014]虽然掺杂半导体是良好的导体，但是结几乎不允许任何电流通过，从而防止寄生电场的传播。
[0015]如科学出版物中所述，P
‑
N结的横向布置导致的一个缺点是它需要用于形成掩模的光刻步骤和两个注入步骤，这代表了显著的额外费用。

技术实现思路

[0016]本专利技术的目的是提出一种用于制造绝缘体上半导体结构的方法，该方法允许克服上述缺点。
[0017]本专利技术的目的是提出这种用于制造具有良好射频性能能力的FD
‑
SOI结构的制造方法。
[0018]为此，本专利技术提出了一种用于制造绝缘体上半导体结构的方法，该方法包括以下步骤：
[0019]‑
提供FD
‑
SOI衬底，所述FD
‑
SOI衬底从其底部到其顶部依次包括：
[0020]·
单晶半导体衬底，所述单晶半导体衬底具有范围在500Ω.cm和30kΩ.cm之间的电阻率，范围在20老(old)ppma和40旧ppma之间的间隙氧含量，并且具有第一P型掺杂或第一N型掺杂；
[0021]·
电绝缘层，所述电绝缘层具有范围在20nm和400nm之间的厚度；
[0022]·
单晶半导体层，所述单晶半导体层具有P型掺杂；
[0023]‑
在大于或等于1175℃的温度下对FD
‑
SOI衬底热处理大于或等于1小时的时间，以通过以下方式在所述单晶半导体衬底中在相对于所述电绝缘层的确定深度处形成P
‑
N结，即，
[0024]·
通过使P型掺杂剂从所述单晶半导电层扩散通过所述衬底中的所述电绝缘层；以及
[0025]·
如果衬底具有P型掺杂，则通过间隙氧的沉淀在所述衬底中形成热供体；
[0026]以在所述衬底中形成在所述衬底的底部与所述P
‑
N结之间延伸的第一N型掺杂区域和位于所述第一区域与所述电绝缘层之间的第二P掺杂区域。
[0027]用于测量半导体衬底的硅中的间隙氧的主要技术是使用傅里叶变换红外(FTIR)光谱法的红外吸收。
[0028]FTIR测量提供由于间隙氧引起的吸收系数α
OX
的值。根据题为“A Study of Oxygen Precipitation in Heavily Doped Silicon”(1989年)，Graupner，Robert Kurt，博硕士学位论文(Dissertations and Theses)，论文1218的文献中特别描述的方法，基于该吸收系数α
OX
来计算间隙氧浓度。
[0029]根据该方法，通过将吸收系数α
OX
乘以转换因子来获得以每cm3原子数(at/cm3)为单位或以百万分之几(ppma)为单位的原子总数的一部分的氧浓度。
[0030]本专利技术中提及的氧浓度(旧ppma)通过使用以下列表中给出的四个转化因子中的第一个获得，称为“旧ASTM”(美国试验协会)，表示为ppma：
[0031][0032]根据其他方面，本专利技术的制造方法具有单独或根据它们在技术上可能的组合的不同的以下特征：
[0033]‑
单晶衬底由硅制成和/或单晶层是硅层；
[0034]‑
所述FD
‑
SOI衬底是通过根据以下步骤将供体衬底的层转移到接受(recipient)衬底上来获得的：
[0035]‑
供应：
[0036]·
供体衬底，所述供体衬底包括具有P型掺杂的单晶半导体层，以及位于所述单晶硅层中的脆化区，所述脆化区限定了待转移的层；以及
[0037]·
单晶半导体接受衬底，所述单晶半导体接受衬底具有范围在500Ω.cm和30kΩ.cm之间的电阻率，范围在2本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种用于制造绝缘体上半导体结构(10)的方法，所述方法包括以下步骤：
‑
提供FD
‑
SOI衬底(1)，所述FD
‑
SOI衬底(1)从其底部到其顶部依次包括：
·
单晶半导体衬底(2)，所述单晶半导体衬底(2)具有范围在500Ω.cm和30kΩ.cm之间的电阻率，范围在20旧ppma和40旧ppma之间的间隙氧含量(Oi)，并且具有第一P型掺杂或第一N型掺杂；
·
电绝缘层(3)，所述电绝缘层(3)具有范围在20nm和400nm之间的厚度；
·
单晶半导体层(4)，所述单晶半导体层(4)具有P型掺杂；
‑
在大于或等于1175℃的温度下对FD
‑
SOI衬底(1)热处理大于或等于1小时的时间，以通过以下方式在所述单晶半导体衬底(2)中在相对于所述电绝缘层(3)的确定深度处形成P
‑
N结(5)，即，
·
通过使P型掺杂剂从所述单晶半导电层(4)扩散通过所述衬底中的所述电绝缘层(3)；以及
·
如果所述衬底(2)具有P型掺杂，则通过间隙氧的沉淀在所述衬底(2)中形成热供体；以在所述衬底中形成在所述衬底的底部与所述P
‑
N结之间延伸的具有N型掺杂的第一区域(6)和位于所述第一区域(6)与所述电绝缘层(3)之间的第二P掺杂区域(7)。2.根据权利要求1所述的制造方法，其中，所述单晶衬底(2)由硅制成和/或所述单晶层(4)是硅层。3.根据权利要求1或权利要求2所述的制造方法，其中，所述FD
‑
SOI衬底(1)是通过根据以下步骤将供体衬底(20)的层(24)转移到接受衬底(30)上来获得的：
‑
供应：
·
所述供体衬底(20)，所述供体衬底(20)包括具有P型掺杂的单晶半导体层(21)，以及位于所述单晶硅层(21)中的脆化区(23)，所述脆化区(23)限定了待转移的层(24)；以及
·
单晶半导体接受衬底(30)，所述单晶半导体接受衬底(30)具有范围在500Ω.cm和30kΩ.cm之间的电阻率，范围在20旧ppma和40旧ppma之间的间隙氧含量(Oi)，以及第一P型掺杂或第一N型掺杂；
‑
通过电绝缘层(22)将所述供体衬底(20)结合到所述接受衬底(30)上，所述电绝缘层(22)的厚度范围在20nm和400nm之间；
‑
沿着所述脆化区(23)分离所述供体衬底(20)，以形成所述FD
‑
SOI衬底(1)。4.根据权利要求1或权利要求2所述的制造方法，其中，所述FD
‑
SOI衬底(1)是通过根据以下步骤将供体衬底(20)的层(24)...

【专利技术属性】
技术研发人员：A，
申请(专利权)人：索泰克公司，
类型：发明
国别省市：