【技术实现步骤摘要】
一种基于双比较器组的改进型随机时间数字转换器
[0001]本专利技术属于集成电路领域领域，特别是涉及一种基于双比较器组的改进型随机时间数字转换器。
技术介绍
[0002]时间数字转换器(time
‑
to
‑
digital converter:TDC)作为一种高精度时间测量设备，其广泛应用于激光雷达测距、流量仪、示波器、医学影像、高能物理等众多领域。随着半导体工艺技术的不断进步，工艺节点的不断缩小，数字集成电路相比于模拟集成电路在响应速度、芯片面积、抗干扰能力、可移植性等方面表现出越来越明显的优势，这使得数字集成电路以及数模混合集成电路的设计得到了越来越多学者的关注。比如TDC在模数转换器、全数字锁相环以及频率合成器中越来越多的应用就足够说明了这一点。
[0003]延时链型TDC作为一种最简单的时间数字转换器之一，其具有很快的转换速率，但同时却有着较低的测量分辨率。基于双延时链的游标型TDC、流水线型TDC以及逐次比较型TDC等，虽能实现亚门级时延的较高测量分辨率，但其一般也很难突破...
【技术保护点】
【技术特征摘要】
1.一种基于双比较器组的改进型随机时间数字转换器，其特征在于，包括：周期脉冲信号发生器，用于对输入信号上升沿进行周期性复制；全局失调时间设置电路，与所述周期脉冲信号发生器连接，用于产生相反的全局失调时间参考值；比较器组，与所述全局失调时间设置电路连接，用于产生代表输入时间差的随机二进制数；寄存器组，与所述比较器组连接，用于锁存所述比较器组的输出结果；加一加法器，与所述寄存器组连接，用于将所述寄存器组锁存的输出结果相加，输出最终的量化二进制数值。2.根据权利要求1所述的基于双比较器组的改进型随机时间数字转换器，其特征在于，所述比较器组包括第一比较器组、第二比较器组，所述第一比较器组、第二比较器组包括相同数目的比较器；所述寄存器组包括第一寄存器组、第二寄存器组，所述第一寄存器组、第二寄存器组包括相同数目的D触发器、锁存器；所述比较器的数目和所述D触发器、锁存器的数目相同，且一一对应。3.根据权利要求1所述的基于双比较器组的改进型随机时间数字转换器，其特征在于，所述周期脉冲信号发生器的第一输入端连接外部输入信号(Start)；所述周期脉冲信号发生器的第二输入端连接外部输入信号(Stop)；所述周期脉冲信号发生器的第三输入端连接外部使能信号(EN)；所述周期脉冲信号发生器的第一输出端与所述全局失调时间设置电路的第二输入端连接；所述周期脉冲信号发生器的第二输出端与所述全局失调时间设置电路的第三输入端连接；所述周期脉冲信号发生器的第三输出端与第一寄存器组的第二输入端、第二寄存器组的第二输入端分别连接。4.根据权利要求1所述的基于双比较器组的改进型随机时间数字转换器，其特征在于，所述全局失调时间设置电路的第一输入端连接外部输入参考时钟信号(Refclk1)；所述全局失调时间设置电路的第四输入端连接外部输入参考时钟信号(Refclk2)；所述全局失调时间设置电路的第一输出端的输出信号(Clk1)连接至第一比较器组的第一输入端，同时也连接至第二比较器组的第二输入端；所述全局失调时间设置电路的第二输出端的输出信号(Clk2)连接至第一比较器组的第二输入端，同时也连接至第二比较器组的第一输入端。5.根据权利要求2所述的基于双比较器组的改进型随机时间数字转换器，其特征在于，所述第一比较器组的第一输出端连接所述第一寄存器组的第一输入端；所述第二比较器的第一输出端连接所述第二寄存器组的第一输入端。6.根据权利要求5所述的基于双比较器组的改进型随机时间数字转换器，其特征在于，所述第一寄存器组的第一输出端、第二寄存器组的第一输出端均连接至加一加法器的输入端。7.根据权利要求1所述的基于双比较器组的改进型随机时间数字转换器，其特征在于，所述周期脉冲信号发生器包括输入检测电路、脉冲复制电路、检测输出电路、控制逻辑
电路；所述输入检测电路的第一输入端连接外部输入信号(Start)，所述输入检测电路的第二输入端连接外部输入信号(Stop)，所述输入检测电路的第三输入端连接至所述控制逻辑电路的第一输出端，所述输入检测电路的第一输出端连接至所述脉冲复制电路的第一输入端，所述输入检测电路...
【专利技术属性】
技术研发人员：来新泉，刘明明，李继生，周宏哲，
申请(专利权)人：西安水木芯邦半导体设计有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。