一种氮化镓射频芯片匹配电路制造技术

本发明专利技术公开了一种氮化镓射频芯片匹配电路，晶体管输出端包括：基波匹配网络和谐波抑制网络及晶体管偏置电路；所述谐波抑制网络位于晶体管输出端和谐波阻抗之间。本发明专利技术结合集总参数元件和分布参数元件的优势，提出一种混合型谐波抑制网络的匹配电路，使谐波抑制网络的设计更加简单和灵活。的设计更加简单和灵活。

【技术实现步骤摘要】
一种氮化镓射频芯片匹配电路


[0001]本专利技术涉及通信工程
,更具体的说是涉及一种氮化镓射频芯片匹配电路。

技术介绍

[0002]射频功率放大器作为射频模块的核心部件，广泛应用于物联网、传能、通信、雷达、检测等领域。作为各类射频模块中最大的耗能部件，它的功率输出能力和转换效率会直接对整个射频模块的性能产生重大影响。如何使射频功率放大器输出最大功率时实现更高的频率，已然成为当前高效率射频功率放大器的发展目标。
[0003]F类功率放大器具有低损耗、高效率等特性，被广泛应用于射频段的高效率功率模块之中。理想情况下，F类功率放大器需要实现在功率放大器漏极端使偶次谐波呈现短路，奇次谐波呈现开路，其中谐波阻抗电路变换主要是受到谐波抑制网络的影响。而谐波抑制网络对谐波的控制能力将直接影响F类功率放大器的输出效率和整体电路的Q值品质因数，并且谐波抑制网络的简洁程度也将影响着整体电路的面积。
[0004]因此，本专利技术基于改良型连续F类模式的阻抗条件，结合组合型匹配电路网络的设计思路，利用扇形线的宽频带特性替换部分直线短截线，提供了一种宽带F类功率放大器的输出匹配网络结构。

技术实现思路

[0005]有鉴于此，本专利技术提供了一种氮化镓射频芯片匹配电路。
[0006]为实现上述目的，本专利技术提供如下技术方案：一种氮化镓射频芯片匹配电路，晶体管输出端包括：基波匹配网络和谐波抑制网络及晶体管偏置电路；所述谐波抑制网络位于晶体管输出端和谐波阻抗之间。
[0007]优选的，在上述一种氮化镓射频芯片匹配电路中，所述基波匹配网络D 点处添加并联电容C3，使C3在D点相对于接地的阻抗Z
C3
与Z
mk
呈现并联关系，若C3足够大使得N次谐波阻抗Z
c3n
趋于0，则会使Z
c3n
和Z
Mn
的并联阻抗Z
C3N
//
MN
趋于0，实现谐波抑制网络的谐波阻抗不受基波匹配网络影响。
[0008]优选的，在上述一种氮化镓射频芯片匹配电路中，所述谐波抑制网络设置TL1设置基波呈现120
°
的电长度，则对其三次谐波呈现360
°
的电长度，基波呈现30
°
的电长度，则对三次谐波呈现90
°
的电长度。
[0009]经由上述的技术方案可知，与现有技术相比，本专利技术公开提供了一种氮化镓射频芯片匹配电路，提供了一种谐波抑制网络，使谐波抑制网络的设计更加简单和灵活，同时结合了集总参数元件和分布参数元件的优点。
附图说明
[0010]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现
有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
[0011]图1为本专利技术的结构示意图。
具体实施方式
[0012]下面将结合本专利技术实施例，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0013]一种氮化镓射频芯片匹配电路，晶体管输出端包括：基波匹配网络和谐波抑制网络及晶体管偏置电路；所述谐波抑制网络位于晶体管输出端和谐波阻抗之间。
[0014]优选的，在上述一种氮化镓射频芯片匹配电路中，所述基波匹配网络D 点处添加并联电容C3，使C3在D点相对于接地的阻抗Z
C3
与Z
mk
呈现并联关系，若C3足够大使得N次谐波阻抗Z
c3n
趋于0，则会使Z
c3n
和Z
Mn
的并联阻抗Z
C3N
//
MN
趋于0，实现谐波抑制网络的谐波阻抗不受基波匹配网络影响。
[0015]优选的，在上述一种氮化镓射频芯片匹配电路中，所述谐波抑制网络设置TL1设置基波呈现120
°
的电长度，则对其三次谐波呈现360
°
的电长度，基波呈现30
°
的电长度，则对三次谐波呈现90
°
的电长度。
[0016]附图1中中Term1的值设置为负载牵引的最佳负载阻抗的共轭值。因为负载牵引的最佳阻抗值是由晶体管向输出网络看去的阻抗，而Term1是由输出网络向晶体管看去的阻抗，所以Term1的阻抗值取负载牵引阻抗值的共轭。
[0017]为了保证基波匹配网络不对谐波抑制网络的谐波阻抗变换产生影响，则需要实现D点相对于接地的阻抗关于谐波呈现低阻(趋近于0或等于0)。本申请通过添加并联电容C3，使C3在D点相对于接地的阻抗Z
c3
与Z
Mk
呈现并联关系，若C3足够大使得n次谐波阻抗Z
c3m
足够小(趋于0)，则会使Z
con
和Z
Mn
的并联阻抗Z
Can
/
Mm
趋于0，从而实现谐波抑制网络的谐波阻抗几乎不会受到基波匹配网络的影响。如果说Part1与足够大的C3并联，根据Smith圆图的阻抗变换原理可知，只要C3的电容值足够大，Part1和Cg的并联阻抗Z
p1
//
c3
就会呈现容性阻抗，且C3越大Z
p1
//
c3
越靠近Smith圆图的下边缘，即意味着基波阻抗会沿着等电导圆顺时针变化并与数值更大的等Q值圆相交，从而使得匹配网络对基波进行阻抗匹配时的Q值更高，达到提高电路选频特性的目的，其中箭头表示并联电容时的阻抗变换方向。
[0018]可知Z
c3m
的值越小，匹配网络对谐波抑制网络的谐波阻抗变换影响越小。由基本电容阻抗公式可知，Z
c3n
是C3关于基波的阻抗Z
C3
的1/n,所以对于C3而言高次谐波阻抗比基波阻抗更接近于0。又因为C3与匹配网络呈现并联关系，所以匹配网络对并联阻抗Z
cx
//
Mk
关于谐波的影响小于基波。这也意味着只要在电容有效范围内选择合适的C3，就可以实现Z
c3m
趋于0，而Z
c1
不完全趋于0的状态，从而会使得Z
p1n
//
c3n
趋于0，而211//c31不完全趋于0。为了保证基波能量能输入匹配网络而不通过C3进入接地，还需要满足Z
c31
大于Z
M1
显然Z
q
大于Zm1是必然的，Z
p11
和Z
c31
是并联关系。
[0019]在图1中本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种氮化镓射频芯片匹配电路，其特征在于，晶体管输出端包括：基波匹配网络和谐波抑制网络及晶体管偏置电路；所述谐波抑制网络位于晶体管输出端和谐波阻抗之间。2.根据权利要求1所述的氮化镓射频芯片匹配电路，其特征在于，所述基波匹配网络D点处添加并联电容C3，使C3在D点相对于接地的阻抗Z
C3
与Z
mk
呈现并联关系，若C3足够大使得N次谐波阻抗Z
c3n
趋于0，则会使Z
c3n
和Z
...

【专利技术属性】
技术研发人员：王春，
申请(专利权)人：甘芯科技上海有限公司，
类型：发明
国别省市：