提供了一种数字差分线路接收器和一种调整差分线路接收器的输入端处的阻抗的方法。该数字差分线路接收器包括差分信号至单端转换放大器，其被耦接以接收差分信号的数据线和数据补充线；第一终端电阻器，其耦接到差分信号的数据线；第二终端电阻器，其耦接到差分信号的数据补充线；第一阻抗调整晶体管，其耦接在第一终端电阻器与共模线之间；第二阻抗调整晶体管，其耦接在第二终端电阻器与共模线之间；控制电压发生器，其被耦接以感测共模线并提供控制电压，控制电压发生器被配置为将控制电压调整到电压水平，使得第一终端电阻器、第一阻抗调整晶体管、第二终端电阻器和第二阻抗调整晶体管的组合阻抗与特定阻抗匹配。晶体管的组合阻抗与特定阻抗匹配。晶体管的组合阻抗与特定阻抗匹配。
【技术实现步骤摘要】
用于高速数字接收器的阻抗匹配系统
[0001]本专利技术涉及一种适于接收差分信号的数据线和数据补充线的数字差分线路接收器和一种调整差分线路接收器的输入端处的阻抗的方法。
技术介绍
[0002]众所周知，信号线、信号接收器和信号发射器之间的阻抗不匹配会导致信号线上的信号反射和振铃。振铃是不期望的，因为它可能导致信号在接收器处超过数字信号阈值，这些信号会被检测为额外的转变，这会导致通过信号线传输的数据或时钟信号的数据损坏。
[0003]随着信号带宽的增加，以及PC板面积的减小，在发送或接收高速信号的集成电路上提供终端电阻器以匹配信号线阻抗是期望的。如果要防止信号线上的反射和振铃，这些电阻器必须与信号线的特性阻抗匹配。
[0004]随着信号带宽的增加，集成电路的输入键合焊盘处的电容还可能引起问题，因为高频下的损耗随着电容的增大成比例地增大。
[0005]由于工艺变化使得难以提供具有足够接近信号线特性阻抗的值以抑制反射和振铃的简单片上电阻器，在现有系统中，这样的片上电阻器已被设计为具有多个支路(leg)；测试它们的电阻值，并通过从电路中移除或添加零个、多个支路中的一个或多个来微调电阻器。这种多部件电阻器的每个支路都有相关联的寄生电容，如果总电容要保持在限制范围内，则限制支路数量。由于支路很少，很难将片上电阻器的电阻与信号线阻抗进行足够精确的匹配。
[0006]当使用非常高速的信号(诸如4.5千兆位/秒或更快的差分信号)时，特别需要将终端电阻器与信号线阻抗匹配。
技术实现思路
[0007]本专利技术提供了一种适于接收差分信号的数据线和数据补充线的数字差分线路接收器和一种调整差分线路接收器的输入端处的阻抗的方法。
[0008]在一方面，一种数字差分接收器，包括：差分信号至单端转换放大器，其被耦接以接收差分信号的数据线和数据补充线；第一终端电阻器，其耦接到差分信号的数据线；第二终端电阻器，其耦接到差分信号的数据补充线；第一阻抗调整晶体管，其耦接在第一终端电阻与共模线之间；第二阻抗调整晶体管，其耦接在第二终端电阻器与共模线之间；控制电压发生器，其被耦接以感测共模线并提供控制电压，控制电压发生器被配置为将控制电压调整到电压水平(voltage level)，使得第一终端电阻器、第一阻抗调整晶体管、第二终端电阻器和第二阻抗调整晶体管的组合阻抗与特定阻抗匹配。
[0009]在一些实施方案中，所述特定阻抗是向所述数字差分线路接收器提供所述数据线和所述数据补充线的传输线的特性阻抗。
[0010]在一些实施方案中，所述第一终端电阻器和所述第二终端电阻器的组合阻抗是所
述第一终端电阻器、所述第一阻抗调整晶体管、所述第二终端电阻器和所述第二阻抗调整晶体管的所述组合阻抗的至少百分之八十。
[0011]在一些实施方案中，所述控制电压发生器包括可微调电阻器和基准阻抗器或基准阻抗元件，所述基准阻抗器进一步包括基准阻抗电阻器和基准阻抗晶体管，所述基准阻抗电阻器的电阻为所述第一终端电阻器的电阻的N倍，所述基准阻抗晶体管的宽度为所述第一阻抗调整晶体管的宽度的1/N倍；耦接到所述基准阻抗器和所述可微调电阻器的节点被耦接到差分放大器的反相输入端，所述差分放大器被耦接以提供所述控制电压，并且所述差分放大器的非反相输入端耦接到与所述差分信号的共模电压匹配的电压。
[0012]在另一方面，一种调整差分线路接收器的输入端处的阻抗的方法，包括：电子地微调基准电阻器；提供终端阻抗器或终端阻抗元件，每个所述终端阻抗器包括电阻器和阻抗调整晶体管，所述电阻器和阻抗调整晶体管串联耦接；提供终端阻抗模型，所述终端阻抗模型包括与晶体管串联的电阻器，所述基准电阻器和终端阻抗模型在模型共模节点处串联耦接；驱动电流通过所述基准电阻器和所述终端阻抗模型；使用差分放大器产生施加到所述终端阻抗模型的所述晶体管的控制电压，使得所述终端阻抗模型的阻抗与所述基准电阻器的电阻匹配；以及将所述控制电压施加到所述终端阻抗器的所述阻抗调整晶体管。
[0013]在一些实施方案中，所述基准电阻器的电阻被微调为所述终端阻抗器的期望阻抗的N倍，其中N是一个数字；其中每个所述终端阻抗器的所述电阻器的值R
BASE
小于每个所述终端阻抗器的所述期望阻抗的值，并且其中所述终端阻抗模型的所述电阻器的值为R
BASE
的N倍，其中每个终端阻抗器的所述阻抗调整晶体管的宽度为T
TRIM
，并且所述终端阻抗模型的所述晶体管的宽度为T
TRIM
/N。
附图说明
[0014]图1是图示使用主动终端的高速数字通信系统的框图。
[0015]图2是图示用于图1的高速数字通信系统的接收器的示意图。
[0016]图3是图示控制电压发生器的单独电阻器如何可以由具有开关晶体管的多个单独电阻支路形成使得每个电阻器的总电阻值可被调整的示意图。
[0017]图4是图示控制差分线路的片上终端阻抗的方法的流程图。
具体实施方式
[0018]在高速数字通信系统100(图1)中，具有阻抗Z
OUT
的发射器102在信号线104上提供具有真实数据的差分信号，并在信号线106上提供补充数据，信号线104、106形成耦接到集成电路的差分线路接收器110的传输线108的导体。差分线路接收器110包括差分到单端转换器112以及第一和第二终端阻抗器114、116。终端阻抗器114包括具有值R
BASE
的多晶硅电阻器118以及第一阻抗调整晶体管120的源极
‑
漏极阻抗器，而终端阻抗器116包括具有与多晶硅电阻器118的R
BASE
匹配的值的多晶硅电阻器122和第二阻抗调整晶体管124的源极
‑
漏极阻抗器；终端阻抗器114和116的总阻抗由控制电压V
CTRL 128配置。第一终端阻抗器114从真实数据信号线104耦接到公共节点126，而第二终端阻抗器116从补充数据信号线106耦接到具有电压V
CM
的公共节点126。终端阻抗器的阻抗调整晶体管120、124的阻抗由控制电压V
CTRL 128控制。控制电压发生器130从公共节点126接收电压V
CM
并提供控制电压V
CTRL 128。
可以提供滤波电容器132以平滑在V
CM
公共节点126上的噪声。在一些实施方案中，控制电压发生器130为多个差分线路接收器110所共有的，而终端阻抗调整晶体管120、124、差分至单端转换器112和多晶硅电阻器118、122对于每个差分线路接收器是重复的。
[0019]调整V
CTRL 128以控制终端阻抗器114和116的总阻抗以匹配传输线108的阻抗。
[0020]在一个特定的实施方案中，如图2所示，控制电压发生器包括在非反相输入端上从公共节点126接收V
CM
的差分放大器202，而放大器202的反相输本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种适于接收差分信号的数据线和数据补充线的数字差分线路接收器，包括：差分信号至单端转换放大器，其被耦接以接收所述差分信号的所述数据线和所述数据补充线；第一终端电阻器，其耦接到所述差分信号的所述数据线；第二终端电阻器，其耦接到所述差分信号的所述数据补充线；第一阻抗调整晶体管，其耦接在所述第一终端电阻器与共模线之间；第二阻抗调整晶体管，其耦接在所述第二终端电阻器与所述共模线之间；控制电压发生器，其被耦接以感测所述共模线并提供控制电压，所述控制电压发生器被配置为将所述控制电压调整到电压水平，使得所述第一终端电阻器、所述第一阻抗调整晶体管、所述第二终端电阻器和所述第二阻抗调整晶体管的组合阻抗与特定阻抗匹配。2.根据权利要求1所述的数字差分线路接收器，其中所述特定阻抗是向所述数字差分线路接收器提供所述数据线和所述数据补充线的传输线的特性阻抗。3.根据权利要求1所述的数字差分线路接收器，其中所述第一终端电阻器和所述第二终端电阻器的组合阻抗是所述第一终端电阻器、所述第一阻抗调整晶体管、所述第二终端电阻器和所述第二阻抗调整晶体管的所述组合阻抗的至少百分之八十。4.根据权利要求1所述的数字差分线路接收器，其中所述控制电压发生器包括可微调电阻器和基准阻抗器，所述基准阻抗器进一步包括基准阻抗电阻器和基准阻抗晶体管，所述基准阻抗电阻器的电阻为所述第一终端电阻器的电阻的N倍，所述基准阻抗晶体管的宽度为所述第一阻抗调整晶体管的...
【专利技术属性】
技术研发人员：杨黎，吴卿乐，刘楠，
申请(专利权)人：豪威科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。