三阶截点测试电路制造技术

本实用新型专利技术涉及射频通信技术领域的三阶截点测试电路，包括第一信号源通路、第二信号源通路、功率合成电路和信号分析通路，第一信号源通路根据输入的载波信号输出频率为f1的第一路信号；第二信号源通路根据输入的载波信号输出频率为f2的第二路信号；第一路信号和第二路信号的是两路幅度相同，输出频率相近的单音信号，并且输出频率f1和f2在被测器件工作频率范围内；功率合成电路用于将第一路信号和第二路信号合成一路信号，并将合成的一路信号通过输出端口送到被测器件的输入端；信号分析通路接收被测器件的输出端产生的输出信号，并将输出信号转换为用于三阶截点计算的信号。该测试电路为快速测试被测器件的三阶截点给出了硬件电路支撑。硬件电路支撑。硬件电路支撑。

【技术实现步骤摘要】
三阶截点测试电路


[0001]本技术涉及射频通信
，特别涉及一种三阶截点测试电路。

技术介绍

[0002]在射频或微波多载波通信系统中，三阶交调截取点IP3(Third
‑
orderIntercept Point)是一个衡量线性度或失真的重要指标。交调失真对模拟微波通信来说，会产生邻近信道的串扰，对数字微波通信来说，会降低系统的频谱利用率，并使误码率变化，因此，在系统设计的时候，会尽量提高三阶交调截取点的值，以提高线性度，减少失真。
[0003]IP3通常用两个输入音频进行测试，两个输入音频是指两个频率靠得比较近的射频或微波频率信号。专利《一种功率放大器的测试方法、装置及计算机可读存储介质》(公开号CN113267718A)公开了一种三阶互调系数的计算方法，包括步骤：获取测试信号基于待测试功率放大器的输入输出特性函数，其中，所述测试信号包括双音信号；根据所述输入输出特性函数，得到所述测试信号经所述待测试功率放大器后的测试输出信号；对所述测试输出信号进行幅相失真拟合，得到所述待测试功率放大器基于幅相失真作用下的非线性输出信号；根据所述非线性输出信号，得到所述待测试功率放大器的理论三阶互调系数；将所述测试信号输入所述待测试功率放大器，以得到所述待测试功率放大器的实际三阶互调系数；获取所述待测试功率放大器的信号增益；根据所述理论三阶互调系数和所述信号增益，得到所述待测试功率放大器的三阶交调截取点的理论横纵坐标，以及根据所述实际三阶互调系数和所述信号增益，得到所述待测试功率放大器的三阶交调截取点的实际横纵坐标；根据所述三阶交调截取点的理论横纵坐标以及实际横纵坐标，得出所述待测试功率放大器的非线性测试结果。上述公开的内容，侧重于方法的改进，一方面计算出待测试功率放大器的理论三阶互调系数，从而借助该理论三阶互调系数以及待测试功率放大器的信号增益，得出待测试功率放大器的三阶交调截取点的理论横纵坐标，另一方面还将测试信号输入待测试功率放大器，以得出其测试数据，从而得出实际三阶互调系数，以便通过实际三阶互调系数以及信号增益，得出三阶交调截取点的实际横纵坐标，最后通过二者的比较得出测试结果，大大提高了测试的准确度。
[0004]但是，作为最接近的现有技术，该方案并没有公开将双音信号输入到被测器件的电路，也并没有公开用于三阶交调截取点计算的测试输出信号的产生电路，因此，无法从硬件电路上知晓其实现方案。

技术实现思路

[0005]本技术针对上述问题，给出了一种三阶截点测试电路，可以快速测试被测器件的三阶截点值。
[0006]为了实现上述专利技术目的，本专利技术提供了以下技术方案：
[0007]一种三阶截点测试电路，包括第一信号源通路、第二信号源通路、功率合成电路和信号分析通路，
[0008]所述第一信号源通路用于根据输入的载波信号输出频率为f1的第一路信号；
[0009]所述第二信号源通路用于根据输入的载波信号输出频率为f2的第二路信号；所述第一路信号和第二路信号是两路幅度相同，输出频率相近的单音信号，并且输出频率f1和f2在被测器件工作频率范围内；
[0010]所述功率合成电路用于将所述第一路信号和第二路信号合成一路信号，并将合成的一路信号通过输出端口送到被测器件的输入端；
[0011]所述信号分析通路接收所述被测器件的输出端产生的输出信号，并将所述输出信号转换为用于三阶截点计算的信号。
[0012]作为本技术的优选方案，所述第一信号源通路和所述第二信号源通路的结构相同，包括FPGA控制电路、正交数字上变频电路、电调衰减器电路、第一混频电路、第一本振电路、第二混频电路、第二本振电路；
[0013]所述FPGA控制电路用于输出载波生成控制信号到所述正交数字上变频电路；所述正交数字上变频电路根据所述载波生成控制信号输出固定频率的载波信号到所述电调衰减器电路；所述电调衰减器电路用于对所述载波信号进行幅度调理，然后经过滤波衰减后送入所述第一混频电路，与第一本振电路产生的第一本振信号进行混频，得到一个固定的第一中频信号；所述第一中频信号送入第二混频电路，与第二本振电路产生的第二本振信号混频后得到宽带的射频输出信号；所述宽带的射频输出信号经过幅度调理后输出射频信号到所述功率合成电路。
[0014]作为本技术的优选方案，所述电调衰减器电路是由PIN二极管、电阻和电容组成的电调衰减器。
[0015]作为本技术的优选方案，得到所述射频信号是所述宽带的射频输出信号经过两级可控数字衰减器调理得到的。
[0016]作为本技术的优选方案，所述信号分析通路包括第一混频电路、第一本振电路、第二混频电路、第二本振电路、AD变换器和FPGA数字下变频电路，
[0017]被测器件的输出信号经过输入调理后，送入第一混频电路，与第一本振电路产生的第一本振信号混频，得到一个固定的第二中频信号；所述第二中频信号经过放大、带通滤波及衰减处理后送到第二混频电路，与第二本振电路产生的第二本振信号混频，得到可以直接进行数字信号处理的第三中频信号，所述第三中频信号经过AD变换器的采样和FPGA数字下变频电路的变换后，得到用于三阶截点计算的信号。
[0018]作为本技术的优选方案，本振电路通过锁相环电路来产生本振信号。
[0019]作为本技术的优选方案，所述锁相环电路包括锁相环芯片HMC830、环路滤波器与滤波幅度调理电路，
[0020]锁相环芯片用于接收参考信号和环路滤波器输出的VTUNE信号，并且输出CP信号到所述环路滤波器，还输出初始本振信号，所述初始本振信号经过所述滤波幅度调理电路的高通滤波、衰减、放大、低通滤波后，输出本振信号到混频电路。
[0021]作为本技术的优选方案，所述锁相环电路输入端的参考信号来自于 OCXO晶体振荡器，所述OCXO晶体振荡器产生的参考输出信号通过功分器分成两路信号，分别经过放大、衰减和滤波后，送到锁相环电路作为锁相环芯片HMC830的参考信号。
[0022]作为本技术的优选方案，所述环路滤波器为无源环路滤波器。
[0023]作为本技术的优选方案，所述无源环路滤波器包括第一电阻、第二电阻、第三电阻、第一电容、第二电容、第三电容、第四电容，
[0024]第一电阻与第二电容串联构成第一支路，第一电阻和第一支路并联于第二电阻的第一端和地之间，第三电阻与第二电阻串联，并且第三电容并联于第三电阻的第一端和地之间，第四电容并联于第三电阻的第二端和地之间。
[0025]与现有技术相比，本专利技术的有益效果：
[0026]本技术给出了一种截点测试电路，电路包括第一信号源通路、第二信号源通路、功率合成电路和信号分析通路，第一信号源通路和第二信号源通路输出两路幅度相同，输出频率相近的单音信号，并且两个通路的输出频率在被测器件工作频率范围内；功率合成电路用于将两路单音信号合成一路信号，并将合成的一路信号输入到被测器件的输入端；信号分析通路接收被测器件的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种三阶截点测试电路，其特征在于，包括第一信号源通路、第二信号源通路、功率合成电路和信号分析通路，所述第一信号源通路用于根据输入的载波信号输出频率为f1的第一路信号；所述第二信号源通路用于根据输入的载波信号输出频率为f2的第二路信号；所述第一路信号和第二路信号是两路幅度相同，输出频率相近的单音信号，并且输出频率f1和f2在被测器件工作频率范围内；所述功率合成电路用于将所述第一路信号和第二路信号合成一路信号，并将合成的一路信号通过输出端口送到被测器件的输入端；所述信号分析通路接收所述被测器件的输出端产生的输出信号，并将所述输出信号转换为用于三阶截点计算的信号。2.如权利要求1所述的三阶截点测试电路，其特征在于，所述第一信号源通路和所述第二信号源通路的结构相同，包括FPGA控制电路、正交数字上变频电路、电调衰减器电路、第一混频电路、第一本振电路、第二混频电路、第二本振电路；所述FPGA控制电路用于输出载波生成控制信号到所述正交数字上变频电路；所述正交数字上变频电路根据所述载波生成控制信号输出固定频率的载波信号到所述电调衰减器电路；所述电调衰减器电路用于对所述载波信号进行幅度调理，然后经过滤波衰减后送入所述第一混频电路，与第一本振电路产生的第一本振信号进行混频，得到一个固定的第一中频信号；所述第一中频信号送入第二混频电路，与第二本振电路产生的第二本振信号混频后得到宽带的射频输出信号；所述宽带的射频输出信号经过幅度调理后输出射频信号到所述功率合成电路。3.如权利要求2所述的三阶截点测试电路，其特征在于，所述电调衰减器电路是由PIN二极管、电阻和电容组成的电调衰减器。4.如权利要求2所述的三阶截点测试电路，其特征在于，得到所述射频信号是所述宽带的射频输出信号经过两级可控数字衰减器调理得到的。5.如权利要求2所述的三阶截点测试电路，其特征在于，所述信号分析通路包括第一混频电路、第一本...

【专利技术属性】
技术研发人员：邹金强，伍泳钢，
申请(专利权)人：成都航拓航空科技有限公司，
类型：新型
国别省市：