模拟信号源系统及模拟信号产生方法技术方案

本发明专利技术提供一种模拟信号源系统及模拟信号产生方法，所述模拟信号源系统包括FPGA控制板卡及数模转换器源板卡；基于“FPGA控制板卡+数模转换器源板卡”的整体结构设计，FPGA控制板卡、数模转换器源板卡均为基于电路板的板卡结构，支持即插即用，无需连接体积庞大的设备仪器，整个模拟信号源系统的结构体积小、成本低；在数模转换器源板卡中，通过对数模转换器的组合，利用两个低分辨率数模转换器组合成高分辨率数模转换器模块，在有效实现了高纯度、高分辨率的模拟信号源的同时，进一步降低了成本；产生的模拟信号的输出及后续待测模数转换器的数据采集都可以基于FPGA控制板卡直接时序控制，无需程控仪器方式的通信交互，提高了待测模数转换器的测试效率。待测模数转换器的测试效率。待测模数转换器的测试效率。

【技术实现步骤摘要】
模拟信号源系统及模拟信号产生方法


[0001]本专利技术涉及电路测试
，特别是涉及一种模拟信号源系统及模拟信号产生方法。

技术介绍

[0002]随着计算机、通信和多媒体技术的飞速发展，全球高新领域的数字化程度不断加深，模数转换器(ADC)被广泛运用于数字信号处理、数据采集系统、自动测试、工业控制、数字通信以及测量等各个领域，其中ADC的性能指标变得非常重要，同时，各行业对ADC的性能需求也不断增长，使得对ADC的在速度、功耗、精度等方面要求也不断提高。
[0003]近年来各种类型的ADC被广泛开发和应用，例如，国外已推出24位分辨率Msps级别采样率SAR结构与32位分辨率几百Ksps级别采样率Σ
‑
Δ ADC结构的产品，其模拟输入频率在几KHz到几百KHz之间，高分辨率ADC的测试提到了新的高度，不仅仅需要选择合适的测试方法，而且对特定频率区间类的高分辨率模拟信号源有非常强的依赖性。但是，目前推出的精密信号源仪器，大多数已经不能够实现如此高分辨率模拟转换器的测试，且高分辨率ADC的性能指标比较高，这也是目前通过精密信号源仪器手段解决不了的。针对国内外很多研究室级的解决方案，微分非线性(DNL)或者积分非线性(INL)技术指标虽然可以解决，但这种含程控仪器的量测方式额外增加了交互通信时间，也增加了测试的不稳定性，大大降低了测试效率和供货效率。
[0004]因此，目前急需一种高纯度、高分辨率的模拟信号源技术方案以满足测试需求越来越高的ADC产品。

技术实现思路

[0005]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种高分辨率模拟信号源方案，以针对国内外ADC产品的性能升级，实现高分辨率ADC的测试，解决目前高分辨率ADC测试效率低的技术问题。
[0006]为实现上述目的及其他相关目的，本专利技术提供的技术方案如下。
[0007]一种模拟信号源系统，包括：
[0008]FPGA控制板卡，包括第一电路板及FPGA芯片，所述FPGA芯片设置在所述第一电路板上；
[0009]数模转换器源板卡，包括第二电路板、数模转换源模块、信号调理模块、幅度调节模块及输出驱动模块，所述数模转换源模块、所述信号调理模块、所述幅度调节模块及所述输出驱动模块分别设置在所述第二电路板上，且所述数模转换源模块、所述信号调理模块、所述幅度调节模块及所述输出驱动模块依次连接，所述数模转换源模块与所述FPGA芯片连接，所述FPGA芯片控制所述数模转换源模块产生连续的多个第一模拟信号，所述信号调理模块对多个所述第一模拟信号进行滤波调理，得到并输出第二模拟信号，所述幅度调节模块对所述第二模拟信号进行偏置及幅度调节，得到并输出第三模拟信号，所述输出驱动模
块对所述第三模拟信号进行跟随输出并驱动后级负载，得到并向所述后级负载输出第四模拟信号；
[0010]其中，所述第一模拟信号、所述第二模拟信号、所述第三模拟信号及所述第四模拟信号分别包括正负两路信号。
[0011]可选地，所述FPGA控制板卡还包括USB芯片及第一排线，所述USB芯片及所述第一排线分别设置在所述第一电路板上，所述USB芯片及所述第一排线分别与所述FPGA芯片连接，且所述USB芯片引出USB接口。
[0012]可选地，所述FPGA芯片通过所述USB芯片及外接的USB数据线连接到上位机，所述上位机向所述FPGA芯片下发控制指令。
[0013]可选地，所述数模转换源模块包括第一数模转换源单元及第二数模转换源单元，所述第一数模转换源单元在所述FPGA芯片的控制下产生连续的多个第一模拟正信号，所述第二数模转换源单元在所述FPGA芯片的控制下产生连续的多个第一模拟负信号；所述第一数模转换源单元及所述第二数模转换源单元分别包括N+M位分辨率数模转换器，所述N+M位分辨率数模转换器由两个N位分辨率数模转换器组合而成，M、N为大于等于2的整数且N大于等于M。
[0014]可选地，所述第一数模转换源单元包括第一数模转换器、第二数模转换器、第一运算放大器、第二运算放大器、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻及第六电阻，所述第一数模转换器与所述第二数模转换器分别接所述FPGA芯片，所述第一数模转换器的输出端经依次串接的所述第一电阻及所述第二电阻后接地，所述第一运算放大器的同相输入端接所述第一电阻与所述第二电阻的公共端，所述第一运算放大器的反相输入端接所述第一运算放大器的输出端，所述第一运算放大器的输出端经串接的所述第三电阻后接所述第二运算放大器的反相输入端，所述第二数模转换器的输出端经串接的所述第四电阻后接所述第二运算放大器的反相输入端，所述第二运算放大器的反相输入端还经串接的所述第五电阻后接所述第二运算放大器的输出端，所述第二运算放大器的同相输入端经串接的所述第六电阻后接地，所述第二运算放大器的输出端输出所述第一模拟正信号。
[0015]可选地，所述第二数模转换源单元包括第三数模转换器、第四数模转换器、第三运算放大器、第四运算放大器、第七电阻、第八电阻、第九电阻、第十电阻、第十一电阻及第十二电阻，所述第三数模转换器与所述第四数模转换器分别接所述FPGA芯片，所述第三数模转换器的输出端经依次串接的所述第七电阻及所述第八电阻后接地，所述第三运算放大器的同相输入端接所述第七电阻与所述第八电阻的公共端，所述第三运算放大器的反相输入端接所述第三运算放大器的输出端，所述第三运算放大器的输出端经串接的所述第九电阻后接所述第四运算放大器的反相输入端，所述第四数模转换器的输出端经串接的所述第十电阻后接所述第四运算放大器的反相输入端，所述第四运算放大器的反相输入端还经串接的所述第十一电阻后接所述第四运算放大器的输出端，所述第四运算放大器的同相输入端经串接的所述第十二电阻后接地，所述第四运算放大器的输出端输出所述第一模拟负信号。
[0016]可选地，所述第一数模转换器及所述第二数模转换器分别为所述N位分辨率数模转换器，在所述FPGA芯片的控制下取所述第二数模转换器的高M位；所述第一电阻的阻值与所述第二电阻的阻值之比为2
M
‑
1，所述第三电阻的阻值、所述第四电阻的阻值及所述第五
电阻的阻值相等，所述第六电阻的阻值与所述第三电阻的阻值之比为三分之一；所述第三数模转换器及所述第四数模转换器分别为所述N位分辨率数模转换器，在所述FPGA芯片的控制下取所述第四数模转换器的高M位；所述第七电阻的阻值与所述第八电阻的阻值之比为2
M
‑
1，所述第九电阻的阻值、所述第十电阻的阻值及所述第十一电阻的阻值相等，所述第十二电阻的阻值与所述第九电阻的阻值之比为三分之一。
[0017]可选地，所述信号调理模块包括第一信号调理单元及第二信号调理单元，所述第一信号调理单元对所述第一模拟正信号进行滤波调理，得到并输出第二模拟正信号，所述第二信号调理单元对所述第一模拟负信号进行滤波调理，得到并输出第二模拟负信号。
[0018]可选地，所述第一信号调理单元包括第一三选一开本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种模拟信号源系统，其特征在于，包括：FPGA控制板卡，包括第一电路板及FPGA芯片，所述FPGA芯片设置在所述第一电路板上；数模转换器源板卡，包括第二电路板、数模转换源模块、信号调理模块、幅度调节模块及输出驱动模块，所述数模转换源模块、所述信号调理模块、所述幅度调节模块及所述输出驱动模块分别设置在所述第二电路板上，且所述数模转换源模块、所述信号调理模块、所述幅度调节模块及所述输出驱动模块依次连接，所述数模转换源模块与所述FPGA芯片连接，所述FPGA芯片控制所述数模转换源模块产生连续的多个第一模拟信号，所述信号调理模块对多个所述第一模拟信号进行滤波调理，得到并输出第二模拟信号，所述幅度调节模块对所述第二模拟信号进行偏置及幅度调节，得到并输出第三模拟信号，所述输出驱动模块对所述第三模拟信号进行跟随输出并驱动后级负载，得到并向所述后级负载输出第四模拟信号；其中，所述第一模拟信号、所述第二模拟信号、所述第三模拟信号及所述第四模拟信号分别包括正负两路信号。2.根据权利要求1所述的模拟信号源系统，其特征在于，所述FPGA控制板卡还包括USB芯片及第一排线，所述USB芯片及所述第一排线分别设置在所述第一电路板上，所述USB芯片及所述第一排线分别与所述FPGA芯片连接，且所述USB芯片引出USB接口。3.根据权利要求2所述的模拟信号源系统，其特征在于，所述FPGA芯片通过所述USB芯片及外接的USB数据线连接到上位机，所述上位机向所述FPGA芯片下发控制指令。4.根据权利要求1所述的模拟信号源系统，其特征在于，所述数模转换源模块包括第一数模转换源单元及第二数模转换源单元，所述第一数模转换源单元在所述FPGA芯片的控制下产生连续的多个第一模拟正信号，所述第二数模转换源单元在所述FPGA芯片的控制下产生连续的多个第一模拟负信号；所述第一数模转换源单元及所述第二数模转换源单元分别包括N+M位分辨率数模转换器，所述N+M位分辨率数模转换器由两个N位分辨率数模转换器组合而成，M、N为大于等于2的整数且N大于等于M。5.根据权利要求4所述的模拟信号源系统，其特征在于，所述第一数模转换源单元包括第一数模转换器、第二数模转换器、第一运算放大器、第二运算放大器、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻及第六电阻，所述第一数模转换器与所述第二数模转换器分别接所述FPGA芯片，所述第一数模转换器的输出端经依次串接的所述第一电阻及所述第二电阻后接地，所述第一运算放大器的同相输入端接所述第一电阻与所述第二电阻的公共端，所述第一运算放大器的反相输入端接所述第一运算放大器的输出端，所述第一运算放大器的输出端经串接的所述第三电阻后接所述第二运算放大器的反相输入端，所述第二数模转换器的输出端经串接的所述第四电阻后接所述第二运算放大器的反相输入端，所述第二运算放大器的反相输入端还经串接的所述第五电阻后接所述第二运算放大器的输出端，所述第二运算放大器的同相输入端经串接的所述第六电阻后接地，所述第二运算放大器的输出端输出所述第一模拟正信号。6.根据权利要求5所述的模拟信号源系统，其特征在于，所述第二数模转换源单元包括第三数模转换器、第四数模转换器、第三运算放大器、第四运算放大器、第七电阻、第八电阻、第九电阻、第十电阻、第十一电阻及第十二电阻，所述第三数模转换器与所述第四数模转换器分别接所述FPGA芯片，所述第三数模转换器的输出端经依次串接的所述第七电阻及
所述第八电阻后接地，所述第三运算放大器的同相输入端接所述第七电阻与所述第八电阻的公共端，所述第三运算放大器的反相输入端接所述第三运算放大器的输出端，所述第三运算放大器的输出端经串接的所述第九电阻后接所述第四运算放大器的反相输入端，所述第四数模转换器的输出端经串接的所述第十电阻后接所述第四运算放大器的反相输入端，所述第四运算放大器的反相输入端还经串接的所述第十一电阻后接所述第四运算放大器的输出端，所述第四运算放大器的同相输入端经串接的所述第十二电阻后接地，所述第四运算放大器的输出端输出所述第一模拟负信号。7.根据权利要求6所述的模拟信号源系统，其特征在于，所述第一数模转换器及所述第二数模转换器分别为所述N位分辨率数模转换器，在所述FPGA芯片的控制下取所述第二数模转换器的高M位；所述第一电阻的阻值与所述第二电阻的阻值之比为2
M
‑
1，所述第三电阻的阻值、所述第四电阻的阻值及所述第五电阻的阻值相等，所述第六电阻的阻值与所述第三电阻的阻值之比为三分之一；所述第三数模转换器及所述第四数模转换器分别为所述N位分辨率数模转换器，在所述FPGA芯片的控制下取所述第四数模转换器的高M位；所述第七电阻的阻值与所述第八电阻的阻值之比为2
M
‑
1，所述第九电阻的阻值、所述第十电阻的阻值及所述第十一电阻的阻值相等，所述第十二电阻的阻值与所述第九电阻的阻值之比为三分之一。8.根据权利要求7所述的模拟信号源系统，其特征在于，所述信号调理模块包括第一...

【专利技术属性】
技术研发人员：张超，魏亚峰，温显超，伍江雄，陈超，李静，俞宙，王健安，
申请(专利权)人：重庆吉芯科技有限公司，
类型：发明
国别省市：