【技术实现步骤摘要】
半导体结构及其形成方法
[0001]本专利技术实施例涉及半导体制造领域,尤其涉及一种半导体结构及其形成方法。
技术介绍
[0002]随着半导体制造技术的飞速发展,半导体器件朝着更高的元件密度,以及更高集成度的方向发展,半导体工艺节点遵循摩尔定律的发展趋势不断减小。晶体管作为最基本的半导体器件目前正被广泛应用,因此随着半导体器件的元件密度和集成度的提高,为了适应工艺节点的减小,不得不不断缩短晶体管的沟道长度。
[0003]为了更好的适应器件尺寸按比例缩小的要求,半导体工艺逐渐开始从平面晶体管向具有更高功效的三维立体式的晶体管过渡,如全包围栅极(Gate
‑
all
‑
around,GAA)晶体管。全包围栅极晶体管中,栅极从四周包围沟道所在的区域,与平面晶体管相比,全包围栅极晶体管的栅极对沟道的控制能力更强,能够更好的抑制短沟道效应。
[0004]但是,目前全包围栅极晶体管的性能仍有待提高。
技术实现思路
[0005]本专利技术实施例解决的问题是提供一种半导体结构 ...
【技术保护点】
【技术特征摘要】
1.一种半导体结构,其特征在于,包括:基底;沟道结构层,位于所述基底上且与所述基底间隔设置,所述沟道结构层包括一个或多个间隔设置的沟道层;源漏掺杂层,沿所述沟道层长度的方向位于所述沟道结构层的两侧且覆盖所述沟道结构层的侧壁,所述源漏掺杂层与相邻所述沟道层,或所述源漏掺杂层与基底、以及与基底相邻的沟道层围成通槽;栅极开口,位于所述源漏掺杂层之间且横跨所述沟道结构层,所述栅极开口与通槽相连通;栅极结构,填充于所述栅极开口和所述通槽内,所述栅极结构覆盖所述沟道结构层的顶部且包围所述沟道层,所述栅极结构包括包围所述沟道层的栅功能层、以及填充于形成有所述栅功能层的所述栅极开口和通槽内的栅电极层,所述栅功能层暴露出所述通槽和栅极开口的侧壁,所述栅电极层与所述栅极开口和通槽的侧壁相接触。2.如权利要求1所述的半导体结构,其特征在于,所述栅功能层为栅介质层;或者,所述栅功能层为功函数层;或者,所述栅功能层包括栅介质层和位于所述栅介质层上的功函数层。3.如权利要求2所述的半导体结构,其特征在于,所述基底包括用于形成第一器件的第一区域和用于形成第二器件的第二区域;位于所述第一区域的栅功能层的厚度,与所述第二区域的栅功能层的厚度不同。4.如权利要求1所述的半导体结构,其特征在于,所述半导体结构还包括:界面层,位于所述栅极结构与所述沟道层之间。5.如权利要求4所述的半导体结构,其特征在于,所述界面层的材料包括氧化硅。6.如权利要求1所述的半导体结构,其特征在于,所述栅极结构位于所述通槽内的部分为第一部分,沿沟道层长度的方向,所述第一部分的侧壁相对沟道层的侧壁缩进;所述半导体结构还包括:内侧墙,位于所述第一部分与所述源漏掺杂层之间。7.如权利要求6所述的半导体结构,其特征在于,所述内侧墙的材料包括氮化硅、氧化硅、氮氧化硅、低k介质材料或超低k介质材料。8.如权利要求1所述的半导体结构,其特征在于,所述栅极结构位于所述栅极开口内的部分为第二部分;所述半导体结构还包括:层间介质层,位于所述栅极结构侧部的基底上且覆盖所述源漏掺杂层;栅极侧墙,位于所述第二部分与所述层间介质层之间。9.一种半导体结构的形成方法,其特征在于,包括:提供基底,所述基底上形成有一个或多个自下而上依次堆叠的沟道叠层,每一个所述沟道叠层包括牺牲层以及位于所述牺牲层上的沟道层;在所述基底上形成横跨所述沟道叠层的伪栅结构,所述伪栅结构覆盖所述沟道叠层的部分顶部和部分侧壁;在所述伪栅结构两侧的沟道叠层中形成源漏掺杂层;在形成所述源漏掺杂层后,去除所述伪栅结构,形成栅极开口,暴露出所述沟道叠层;去除所述牺牲层,形成与所述栅极开口相连通的通槽,所述通槽由相邻所述沟道层与源漏掺杂层围成,或者,所述通槽由基底、与所述基底相邻的沟道层和源漏掺杂层围成;
形成包围所述栅极开口和通槽露出的沟道层的栅功能层,所述栅功能层暴露出所述栅极开口和通槽的侧壁;在形成有所述栅功能层的栅极开口和通槽中填充栅电极层,所述栅电极层与所述栅极开口和通槽的侧壁相接触,所述栅电极层与栅功能层用于构成栅极结构。10.如权利要求9所述的半导体结构的形成方法,其特征在于,形成所述栅功能层的步骤包括一次或多次的沉积去除处理;所述沉积去除处理的步骤包括:...
【专利技术属性】
技术研发人员:武咏琴,卜伟海,
申请(专利权)人:北方集成电路技术创新中心北京有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。