半导体结构及其制备方法技术

本公开实施例涉及一种半导体结构及其制备方法。该方法包括：包括阵列区和外围区的基底，阵列区靠近外围区的边缘处形成有依次叠置的导电层、引出层、第一隔离层和介质层，外围区形成有第二隔离层和所述介质层，其中，导电层、引出层以及第一隔离层位于基底表面之下，第二隔离层以及介质层位于基底表面之上；于阵列区靠近外围区的边缘处形成第一沟槽，第一沟槽依次贯穿介质层、第一隔离层以及引出层以暴露出导电层，于外围区形成第二沟槽，第二沟槽依次贯穿介质层和第二隔离层以暴露出基底；其中，当第一沟槽贯穿第一隔离层并暴露出引出层后，采用湿法刻蚀工艺刻蚀去除被暴露出的引出层，直至暴露出导电层。避免了在第二沟槽下方的基底中形成凹槽。底中形成凹槽。底中形成凹槽。

【技术实现步骤摘要】
半导体结构及其制备方法


[0001]本公开实施例涉及半导体
，特别是涉及一种半导体结构及其制备方法。

技术介绍

[0002]半导体结构包括用于形成器件结构的器件区和用于形成外围结构的外围区，受多晶硅和基底刻蚀选择比的限制，通过等离子刻蚀形成位于器件区用于引出器件结构的器件通孔和位于外围结构的外围通孔时，刻蚀量小时，器件通孔下方会有多晶硅残留，导致器件通孔中用于引出器件结构的引出结构整体电阻率会很高；过刻蚀时，器件通孔下方的多晶硅会被去除干净，但容易在外围通孔下方的基底中形成凹槽，位于外围通孔中的接触结构的电阻率会很高，如何在去除器件通孔下方的多晶硅的同时避免在外围通孔的下方形成凹槽成为急需解决的问题。

技术实现思路

[0003]本公开实施例提供了一种半导体结构及其制备方法，可以优化形成器件通孔和外围通孔的工艺，达到去除器件通孔下方的多晶硅的同时避免在外围通孔的下方形成凹槽的目的。
[0004]本公开提供一种半导体结构的制备方法，包括：
[0005]提供基底，基底包括阵列区和外围区，阵列区靠近外围区的边缘处形本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制备方法，其特征在于，包括：提供基底，所述基底包括阵列区和外围区，所述阵列区靠近所述外围区的边缘处形成有依次叠置的导电层、引出层、第一隔离层和介质层，所述外围区形成有第二隔离层和所述介质层，其中，所述导电层、所述引出层以及所述第一隔离层位于所述基底表面之下，所述第二隔离层以及所述介质层位于所述基底表面之上；于所述阵列区靠近所述外围区的边缘处形成第一沟槽，所述第一沟槽依次贯穿所述介质层、所述第一隔离层以及所述引出层以暴露出所述导电层，于所述外围区形成第二沟槽，所述第二沟槽依次贯穿所述介质层和所述第二隔离层以暴露出所述基底；其中，当所述第一沟槽贯穿所述第一隔离层并暴露出所述引出层后，采用湿法刻蚀工艺刻蚀去除被暴露出的所述引出层，直至暴露出所述导电层。2.根据权利要求1所述的制备方法，其特征在于，所述于所述阵列区靠近所述外围区的边缘处形成第一沟槽，所述第一沟槽依次贯穿所述介质层、所述第一隔离层以及所述引出层以暴露出所述导电层，于所述外围区形成第二沟槽，所述第二沟槽依次贯穿所述介质层和所述第二隔离层并暴露出所述基底，包括：于所述阵列区靠近所述外围区的边缘处进行第一刻蚀以形成第一子沟槽，所述第一子沟槽至少贯穿所述介质层；于所述外围区进行第二刻蚀以形成第二子沟槽，所述第二子沟槽至少贯穿所述介质层。3.根据权利要求2所述的制备方法，其特征在于，所述第一刻蚀和所述第二刻蚀同时进行。4.根据权利要求2所述的制备方法，其特征在于，在形成所述第一子沟槽和所述第二子沟槽之后，于所述第一子沟槽和所述第二子沟槽的侧壁和底部形成保护层。5.根据权利要求4所述的制备方法，其特征在于，所述于所述第一子沟槽和所述第二子沟槽的侧壁和底部形成保护层之后包括：沿所述第一子沟槽向沟槽底部进行第三刻蚀以形成第三子沟槽，所述第三子沟槽至少贯穿所述保护层并暴露出所述引出层；沿所述第二子沟槽向沟槽底部进行第四刻蚀以形成第四子沟槽，所述第四子沟槽至少贯穿所述保护层并暴露出所述基底。6.根据权利要求5所述的制备方法，其特征在于，所述第三刻蚀和所述第四刻蚀同时进行。7.根据权利要求5所述的制备方法，其特征在于，所述采用湿法刻蚀工艺刻蚀去除被暴露出的所述引出层，直至暴露出所述导电层，包括：采用湿法刻蚀工艺进行第五刻蚀，...

【专利技术属性】
技术研发人员：吴润平，金泰均，元大中，朴淳秉，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：