自接收器结构缩放软输出值之装置及方法制造方法及图纸

一种用以从一接收器结构缩放软输出值之装置，特别是一均衡器，一频道译码器或者一雷克电路，包含一计算装置（ＫＳ）用以计算从接收器结构缩放数字软输出值（ｓｉ）之一缩放值（ｖａｒ）。再者，其具有一算术单元（ＡＥ），其系被设计于硬件中，用以缩放数字软输出值（ｓｉ）作为被计算的缩放值（ｖａｒ）之一函数。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术系关于一种装置以及一种方法用于从一接收器结构缩放软输出值，特别是一均衡器，一频道译码器或者其它接收器结构例如一雷克电路。均衡器以及频道译码器使用于资料传播的领域，其为了从被传播的讯号再次移除在经由一频道传播期间所遭遇的被接收的讯号扭曲。维特比算法提供一强力且广泛使用的递归计算方法，其可被使用于均等化以及频道译码。尤其在均等化的例子中，其已经被发现除了硬固定(被均等化)的资料符号之外产生所谓的软输出值方面是有利的。每一位的一硬固定资料符号具有一组合的软输出值且指示是否此位为0或1的可能性。执行在均等化程序之后的频道译码系可想象地被改进当使用软输出值时。软输出值系被制造不仅藉由均衡器而且亦藉由其它接收器结构，例如藉由频道译码器或者一雷克电路，同样地。在软输出值之计算之后，他们必须被缩放，那就是说他们必须藉由一对应一被决定的噪声变化的变量被分割。软输出值的缩放至今已经被执行于一韧体控制的处理器中。此贡献在计算结果的准确度方面不同的需求可被弹性地考虑到的优点。然而，尤其在行动无线电的领域，一例如此的程序具有韧体控制的计算结果程序系相关地时间节省的优点且，再者，增加处理器的效能要求。后者造成在MIPS需求之一增加以及在藉由处理器支取电流之一增加，其对于行动基地台系一特别重要的缺点。本专利技术系基于允许低复杂性的软件输出值缩放之目的而使其节省能源。本专利技术的目的系藉由随附的权利要求而达成。根据权利要求第1项，根据本专利技术之装置用来缩放自一接收器结构之软输出值，特别是一均衡器或者频道译码器中，包含一计算装置，用于一缩放值之计算以缩放自接收器结构之数字软输出值。装置中亦包含一算术单元，其系被设计于硬件中且缩放数字软输出值作为被计算的缩放值之一函数。如一硬件算术单元使用之一推论的结果用以执行缩放操作，这些操作并不加载处理器且系因此于循环的数量中亦不显著，其系藉由处理器被要求每次间隔。一特定数量的循环系被要求于改编硬件算术单元的程序仅在缩放值之每一重新计算之后(例如在EDGE中每一时间序列间隔(GSM发展中被提高的资料服务)标准)，且此数量的循环系，无论如何，比在韧体相关的程序之缩放操作中相同时间周期中所需要的循环数量少。根据本专利技术之装置之一有利的改进系在于算术单元包含一第一缩放电路，其向右位移一数字输入值经由一数量的数字，其系取决于被计算的缩放值。第一缩放电路因此允许粗缩放藉由软输出值的分割，其系藉由一适当的功率基数2而获得。缩放的准确度可被增加如果算术单元包含一第二缩放电路，其将一数字输入值与一校正系数(1+Σi=1pmi·2-i)]]>相乘，该处p系一整数相等或大于1，以及mi可假设为值0或1作为被计算的缩放值之一函数。以一第二缩放电路例如此，其较佳地包含p平行排列数字位移器以及一加算器具有至少p+1输入，本方法之最大准确度可藉由数字位移器的数量被决定，且可藉由编制程序被改变。根据本专利技术之装置之一更加有利的改进系在于算术单元包含一第一饱和阶段，其造成特别是在位字符数值范围之固定的预先决定的限制，其系从第一缩放电路被放射出来。此减少位字符之字符长度而被第二缩放电路处理。算术单元较佳地包含一第二饱和阶段，特别是，造成位字符之数值范围之可选择的限制，其系从第二缩放电路被放射出来。其因此可能预先决定被缩放的软输出值的字符长度如所需求或基于有关的需求。根据本专利技术的装置系较佳地包含在一行动无线接收器，且接收器结构包含一均衡器，特别是一维特比均衡器，一频道译码器，特别是一维特比频道译码器，或者一雷克电路。本专利技术将被解释如下列文中使用一所举实施例之均衡器且参考图标，其中附图说明图1显示一功能方块之图解为了解释一维特比均衡器之一般结构；图2显示一根据本专利技术用于软输出值之缩放装置之实施例方块图；图3显示一根据本专利技术之一范例之流程图。图1显示一般组态之一维特比均衡器包含一单元用以计算分支路由值BMU(Branch Metric Unit)，一单元用以执行ACS(ADD COMPARESELECT)操作，ACS，以及一单元SMU(survivor memory unit)用于轨迹决定藉由执行返回追踪操作。一般操作维特比均衡器的方法为已知，且将简略于此解释一般而言，维特比均等化系基于使用一递归的方法的观点来决定一最短路线经由一状态图(格子图)其中一位移登录器的状态系被点出相对分离时间(以时间步骤索引k)。位移登录器代表频道内存。一资料符号系被位移至适当的位移登录器每时间阶段，如此改变位移登录器的状态。在每一时间阶段被供应至代表的位移登录器之资料符号的数值系为可能的被接收数值。这些作为被接收的数值的资料符号数值的发生机率系藉由维特比递归时间阶段依照时间阶段而被决定。在此步骤中，单元BMU计算在格子图中每一分支之分支机率，且这些被参考作为分支路由值(以及有时候在文学中亦作为路由值增加值)。这些分支路由值之计算系基于现在对接收器有用的信息，那就是说，在接收资料符号上以及频道参数上，其被接连地藉由一频道评估器决定。被接收的数据符号系被供应至单元BMU经由一数据连接1。在单元BMU中被计算的分支路由值系经由数据连接2被供应至ACS单元。在ACS单元中，分支路由值系被加入原有被取代的状态(Add操作)之代表的状态路由值，且以此方式获得之总数系被比较(compare操作)。路由值总数以及原先被取代的状态之路由值为一最小值的分支系被选择(select操作)且形成路径的延展，其打开到原先被取代的状态，终点状态中。ACS操作形成维特比算法的核心。在维特比均等化的期间，在每一时间阶段中之ACS阶段系被周期性地执行所有终点状态或者特定群组的原有状态以及终点状态(所谓的蝴蝶)。此系藉由图1之回路3来指示。一旦所有路由值已经被决定用于格子图中一特定的时间阶段，组合的占优势的状态分支系被传讯至单元SMU经由一数据连接4。单元SMU执行一返回追踪操作以决定一资料符号其预先存在一特定数量的时间阶段。此系被输出经由一资料连接5。追踪返回操作系基于各别的路径覆盖在格子图后来的时间方向中的观点，那就是说，被决定用于预先存在一相关长时间之一分支资料符号比阻碍的路径(其中是否一路径有或没有残存系实际上不明显值到一特定数量的再次时间阶段处理之后)具有一较高机率来残存路径。软输出值的计算将被描述于下列文中，基于8PSK(Phase ShiftKeying)数据符号的范例，例如那些使用在EDGE标准中的范例。一关于时间阶段k之固定的8PSK资料符号xk系藉由一位三组数量(b0，b1，b2)来表示，该处bi＝0或1而i＝0，1，2。例如，在单元ACS中每一时间阶段k之8PSK之资料符号xk之每一组成bi的一软输出值系被计算，且此软输出值指示机率，藉由该机率，对应组件的硬件固定资料符号具有数值1，举例而言。软位数值si相关余位bi系使用如下数学式而被计算si＝min((Mk-1(m)+Ik(m→m’))|bi＝1)-min((Mk-1(m)+Ik(m→m’))|bi＝0)，i＝0，1，2。在此例中，符号Ik(m→m’)一般是代表一状态分支从状态m相关时间阶段k-1之分支路由值到终点状态m’相关时间阶段k(m以及m’代表本文档来自技高网...

【技术保护点】
一种用来缩放从一接收器结构之软输出的装置，该装置包含：一计算装置（ＫＳ）用来计算从该接收器结构之数字软输出值（ｓｉ）之缩放之一缩放值（Ｖａｒ）；以及一算术单元（ＡＥ），其系被设计于硬件中，用以缩放该数字软输出值（ｓｉ）作为该被计算的 缩放值（ｖａｒ）之一函数。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：B贝克尔，杨宾，
申请(专利权)人：因芬尼昂技术股份公司，
类型：发明
国别省市：DE[德国]