一种射频拉远模块中时钟信号的数字锁相方法技术

技术编号:3441922 阅读:253 留言:0更新日期:2012-04-11 18:40
本发明专利技术涉及一种宽带码分多址(WCDMA)系统的射频拉远模块中时钟信号的数字锁相方法,该方法以时钟信号的数字锁相技术为核心,利用现场可编程门阵列(FPGA)实现数字锁相,其中以全球定位系统(GPS)接收机产生的1周期/秒(1PPS)方波信号或光传输物理接口模块提取的基站时钟30.7MHz方波信号分频后产生的1周期/秒信号做基准,通过数字锁相技术动态调整OCXO输出频率,以获得长期稳定的高精度时钟信号,从而为射频拉远模块中的其他单板提供高精度的同步时钟。

【技术实现步骤摘要】

本专利技术涉及一种宽带码分多址(WCDMA)系统内所用时钟的数字锁相方法,尤其涉及WCDMA系统中的射频拉远模块中时钟信号的数字锁相方法
技术介绍
射频拉远模块是3G通信系统中重要的组成部分,为附属于基站(NODE B)的一个通信模块。射频拉远模块主要功能是完成盲区覆盖,减少基站的数量,该模块可以将数据通过光纤送到所依附的上级基站,该模块与基站的关系如附图1所示。在3G通信中往往会需要非常苛刻的时钟精度,例如要求误差范围为小于10-8的高精度时钟。在现有技术的压控晶振(OCXO)可以在短期内输出较高精度的时钟信号,但长时期的时钟信号精度满足不了3G通信系统要求。在射频拉远模块上单独使用OCXO作为时钟源时,为了与上一级基站实现同步通信,就需要采取有效的方法以动态调整OCXO输出的时钟频率,使时钟信号达到预期精度,并能够长期稳定在系统需要的精度范围之内。
技术实现思路
本专利技术的目的就是提供,该方法解决了OCXO长时期精度不好的缺陷,并实现射频拉远模块与上一级基站通信的同步。本专利技术方法以时钟信号的数字锁相技术为核心,该方法利用现场可编程门阵列(FPGA)实现数字锁相,其中以全球本文档来自技高网...

【技术保护点】
一种射频拉远模块中时钟信号的数字锁相方法,包括步骤:步骤一,压控晶振(OCXO)产生10MHz的正弦波信号,经过功率分配和模拟/数字转换后,形成10MHz的方波信号作为本地时钟信号;步骤二,选择参考基准信号,以GPS星卡输出 的1PPS方波信号作为采样步长的参考基准,或者以光传输物理接口模块(PHY)提取的30.72MHz信号经过FPGA内设置的分频器被分频成的1PPS方波信号作为采样步长的参考基准;步骤三,设置采样步长,该采样步长为一个48秒时间段,在 该时间段内利用PFGA内设置的计数器对输入FPGA的本地时钟的方波信号进行计数,48秒采样步长等...

【技术特征摘要】

【专利技术属性】
技术研发人员:鲁雪峰李凯何梁李海峰孙文法
申请(专利权)人:北京北方烽火科技有限公司
类型:发明
国别省市:11[中国|北京]

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1
相关领域技术
  • 暂无相关专利