基于瓦片的相控阵架构和通信方法技术

提供了一种基于瓦片的相控阵架构和通信方法，具体地，提供了一种射频集成电路(RFIC)和通信方法。RFIC包括锁相环(PLL)和数据流电路以及与PLL和数据流电路通信的多个瓦片。多个瓦片包括用于RFIC的每个频带的至少一个瓦片。多个瓦片被配置为在级联序列中的瓦片之间进行数据流信号通信。多个瓦片中的每个瓦片包括用于在中频(IF)和射频(RF)之间对数据流信号进行变频的多个上/下变频混频器。每个瓦片还包括多个前端(FE)元件，每个FE元件与对应的天线和多个上/下变频混频器中的一个上/下变频混频器通信。频混频器通信。频混频器通信。

【技术实现步骤摘要】
基于瓦片的相控阵架构和通信方法
[0001]本申请基于并要求于2021年2月1日在美国专利商标局提交的序列号为63/144,222的美国临时专利申请和于2021年4月20日在美国专利商标局提交的序列号为17/235,415的美国专利申请的优先权，上述申请的内容通过引用合并于此。


[0002]本公开总体上涉及多频带相控阵，并且更具体地，涉及基于瓦片的多频带相控阵。

技术介绍

[0003]移动通信装置之间的高速数据发送需要高带宽通信信道。第五代(5G)蜂窝技术已经扩展到毫米(mm)波频带以利用可用的宽频带。相控阵技术是指采用以与载波波长成比例的距离间隔开的多个发送器/接收器天线。这些技术在支持毫米波数据链路中起关键作用。随着高n260频带(37
‑
40GHz)和低n257频带(26.5
‑
29.5GHz)朝向更大的商业化发展，更高的频带(例如，47.2
‑
48.2GHz、40
‑
43GHz和60GHz)也正在被开发。
[0004]通常地，采用射频(RF)相移架构的相控阵在单芯片阵列或在多芯片模块化相控阵中被实现。
[0005]图1是示出单芯片互补金属氧化物半导体(CMOS)相控阵的图。单个相控阵芯片102从超外差架构中的中心芯片以中频(IF)接收信号。单个相控阵芯片102将信号从IF变频为射频(RF)，并以RF通过一个或更多个天线发送信号。因此，IF是单个相控阵芯片102的输入频率，并且RF是在单个相控阵芯片102的一个或更多个天线处发送和接收信号的频率。
[0006]单个相控阵芯片102集成了驱动相应天线所需的所有前端(FE)元件104
‑
1至104
‑
n。FE元件包括为每个天线重复的电路。具体地，每个FE元件包括低噪声放大器(LNA)106、功率放大器(PA)108、移相器(PS)110和发送/接收(T/R)开关112。在数据流信号A和B的发送期间，具有上/下变频混频器的片上分配网络(或数据流电路)114将数据流信号A和B从中频(IF)变频为射频(RF)，并将变频后的信号提供给相应的FE 104
‑
1至104
‑
n。该架构适合于小型设备解决方案，这是因为所有无线电元件(诸如例如时钟生成电路、校准电路和微处理器)被集成到同一裸片上。
[0007]常规的多芯片相控阵也可被组合在印刷电路板(PCB)上。PCB上的单元元件是小波束形成器芯片(例如，2
×
2或四元件芯)。每个波束形成器芯片仅包括PA、LNA和PS。分配网络(数据流电路)和锁相环(PLL)不被包括在波束形成器芯片中。
[0008]虽然PCB上的架构比图1的架构更容易扩展，但是由于多芯片方法，它占据更大的面积。因此，PCB上的架构不适合于针对组件具有有限面积的移动装置。此外，由于多个芯片之间的切换以及PCB，该架构固有地消耗更多功率。

技术实现思路

[0009]根据一个实施例，提供了一种射频集成电路(RFIC)。RFIC包括PLL和数据流电路以及与PLL和数据流电路通信的多个瓦片。所述多个瓦片包括用于RFIC的每个频带的至少一
个瓦片。所述多个瓦片被配置为在在级联序列中的瓦片之间进行数据流信号通信。所述多个瓦片中的每个瓦片包括用于在IF与RF之间对数据流信号进行变频的多个上/下变频混频器。每个瓦片还包括多个FE元件，每个FE元件与对应的天线和所述多个上/下变频混频器中的一个上/下变频混频器通信。
[0010]根据一个实施例，提供了一种用于经由RFIC进行数据流信号通信的方法。在所述RFIC的多个瓦片中的一个瓦片处接收至少一个数据流信号。所述多个瓦片包括用于所述RFIC的每个频带的至少一个瓦片。所述多个瓦片被配置为在级联序列中的瓦片之间进行通信。所述多个瓦片中的每个瓦片包括多个上/下变频混频器和多个FE元件。所述多个FE元件中的每个FE元件与对应的天线和所述多个上/下混频器中的一个上/下混频器通信。在所述多个瓦片中的所述一个瓦片的所述多个上/下变频混频器处，在IF与RF之间对所述至少一个数据流信号进行变频。
附图说明
[0011]当结合附图时，根据以下详细描述，本公开的某些实施例的上述和其他方面、特征和优点将变得更加明显，在附图中：
[0012]图1是示出单芯片CMOS相控阵的图；
[0013]图2是示出根据实施例的三频带多输入多输出(MIMO)相控阵RFIC的图；
[0014]图3和图4是示出根据实施例的双频带MIMO相控阵RFIC的图；
[0015]图5是示出根据实施例的RFIC的单个瓦片的结构的图；
[0016]图6是示出根据实施例的RFIC的多个级联瓦片的图；
[0017]图7是示出根据实施例的用于经由RFIC进行数据流信号通信的方法的流程图；
[0018]图8是示出根据实施例的用于处理数据流信号以经由RFIC进行通信的方法的流程图；
[0019]图9是示出根据另一实施例的用于处理数据流信号以经由RFIC进行通信的方法的流程图；以及
[0020]图10是根据实施例的网络环境中的电子装置的框图。
具体实施方式
[0021]在下文中，参考附图详细描述本公开的实施例。应当注意，相同的元件将由相同的附图标记指定，尽管它们在不同的附图中示出。在以下描述中，提供诸如详细配置和组件的具体细节仅用于帮助全面理解本公开的实施例。因此，对于本领域技术人员显而易见的是，在不脱离本公开的范围的情况下，可对在此描述的实施例进行各种改变和修改。此外，为了清楚和简明，省略了对众所周知的功能和结构的描述。下面描述的术语是考虑到本公开中的功能而定义的术语，并且可根据用户、用户的意图或习惯而不同。因此，术语的定义应基于贯穿本说明书的内容来确定。
[0022]本公开可具有各种修改和各种实施例，下面参考附图详细描述其中的实施例。然而，应当理解，本公开不限于实施例，而是包括在本公开的范围内的所有修改、等同物和替代物。
[0023]尽管可使用包括诸如第一、第二等序数的术语来描述各种元件，但是结构元件不
受这些术语的限制。这些术语仅用于将一个元件与另一个元件区分开。例如，在不脱离本公开的范围的情况下，第一结构元件可被称为第二结构元件。类似地，第二结构元件也可被称为第一结构元件。如在此所使用的，术语“和/或”包括一个或更多个相关项目的任何和所有组合。
[0024]在此使用的术语仅用于描述本公开的各种实施例，而不旨在限制本公开。除非上下文另有明确说明，否则单数形式旨在包括复数形式。在本公开中，应当理解，术语“包括”或“具有”指示特征、数字、步骤、操作、结构元件、部件或它们的组合的存在，并且不排除一个或更多个其他特征、数字、步骤、操作、结构元件、部件或它们的组合的存在或添加的可能性。
[0025]除非不同地定义，否则在此使用的所有术语具有与本公开所属领域的技术人本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种射频集成电路RFIC，包括：锁相环PLL和数据流电路；多个瓦片，与PLL和数据流电路通信，并且包括用于所述RFIC的每个频带的至少一个瓦片，其中，所述多个瓦片被配置为在级联序列中的瓦片之间进行数据流信号通信，并且其中，所述多个瓦片中的每个瓦片包括：多个上/下变频混频器，用于在中频IF与射频RF之间对数据流信号进行变频；以及多个前端FE元件，每个FE元件与对应的天线和所述多个上/下变频混频器中的一个上/下变频混频器通信。2.根据权利要求1所述的RFIC，其中：PLL和数据流电路向级联序列中的每个瓦片提供参考时钟信号；以及每个瓦片还包括多个时钟倍频器电路，并且当所述多个瓦片中的给定瓦片接收到参考时钟信号时：所述多个时钟倍频器电路将参考时钟信号乘以预定义值，以生成所述给定瓦片的各自的时钟频率；以及所述给定瓦片经由第一直通通道将参考时钟信号提供给级联序列中的下一个瓦片。3.根据权利要求2所述的RFIC，其中，不同频带的瓦片被预设有不同的预定义值。4.根据权利要求2所述的RFIC，其中，每个瓦片还包括多路解复用器，并且当所述给定瓦片在级联序列中从PLL和数据流电路接收到数据流信号时：当所述给定瓦片对应于非活动通道时，多路解复用器经由第二直通通道将数据流信号提供给级联序列中的下一个瓦片，并且当所述给定瓦片对应于活动通道时，多路解复用器将数据流信号提供给所述多个上/下变频混频器。5.根据权利要求4所述的RFIC，其中，每个瓦片还包括两路分路器/合路器，并且当所述给定瓦片对应于活动通道时：两路分路器/合路器从多路解复用器接收数据流信号，并在所述多个上/下变频混频器之间分离数据流信号；以及所述多个上/下变频混频器基于来自时钟倍频器电路的时钟频率将数据流信号从IF上变频到RF。6.根据权利要求5所述的RFIC，其中，多个FE元件中的每个包括移相器、功率放大器、低噪声放大器和发送/接收开关。7.根据权利要求6所述的RFIC，其中：当移相器是RF移相器时，两路分路器/合路器在两个上/下变频混频器之间分离数据流信号；以及当移相器是本地振荡器LO移相器时，两路分路器/合路器在四个上/下变频混频器之间分离数据流信号。8.根据权利要求5所述的RFIC，其中，每个瓦片还包括一对两路分路器/合路器，所述一对两路分路器/合路器将变频后的数据流信号分离到多个FE元件，以通过对应的天线发送所述变频后的数据流信号。9.根据权利要求2所述的RFIC，其中，每个瓦片还包括一对两路分路器/合路器，并且当所述给定瓦片从对应的天线接收数据流信号时：
多个FE元件将数据流信号提供给组合数据流信号的所述一对两路分路器/合路器；以及所述一对两路分路器/合路器将组合的数据流信号提供给所述多个上/下变频混频器，所述多个上/下变频混频器基于来自时钟倍频器电路的时钟频率将组合的数据流信号从RF下变频到IF。10.根据权利要求9所述的RFIC，其中，所述多个FE元件中的每个包括移相器、功率放大器、低噪声放大器和发送/接收开关。11.根据权利要求10所述的RFIC，其中：当移相器...

【专利技术属性】
技术研发人员：维纽马德夫，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：