半导体封装件及半导体封装件的制造方法技术

本发明专利技术提供用于获得在将半导体装置配置于基材时的高对准精度的半导体封装件的制造方法。半导体封装件具有：基材，设置有凹部；半导体装置，配置于基材的设置有凹部的面一侧；以及树脂绝缘层，覆盖半导体装置。半导体封装件还可以具有在基材与半导体装置之间的粘接层。粘接层具有用于露出凹部的开口部，树脂绝缘层可以与开口部的侧壁相接触。缘层可以与开口部的侧壁相接触。缘层可以与开口部的侧壁相接触。

Semiconductor package and manufacturing method of semiconductor package

【技术实现步骤摘要】
半导体封装件及半导体封装件的制造方法


[0001]本专利技术涉及半导体封装件及半导体封装件的制造方法。尤其，本专利技术涉及基材上的半导体装置的封装技术。

技术介绍

[0002]以往，在移动电话或智能电话等的电子设备中，采用在支承基板上搭载有集成电路(integrated circuit，IC)芯片等的半导体装置的半导体封装件结构(例如日本特开2010
‑
278334号公报)。在这种半导体封装件中，通常采用如下结构：在支承基材上经由粘接层粘合IC芯片或存储器等的半导体装置，并通过利用密封体(密封用树脂材料)覆盖该半导体装置来保护半导体器件。
[0003]作为用于半导体装置的支承基材，使用印刷基材、陶瓷基材等各种基材。尤其，近年来，使用金属基材的半导体封装件的开发不断推进。在金属基材上搭载半导体装置，并利用再布线而扇出的半导体封装件具有电磁屏蔽性能、热性能优异的优点，且作为高可靠性的半导体封装件而备受瞩目。这种半导体封装件还具有封装设计的自由度高的优点。
[0004]在采用了在支承基材上搭载有半导体装置的结构的情况下，在大型支承基材上搭载有多个半导体装置，由此利用同一工序能够制造多个半导体封装件。在这种情况下，形成于支承基材上的多个半导体封装件，在结束制造工序之后被单片化，从而完成各个半导体封装件。像这种在支承基材上搭载有半导体装置的半导体封装件的结构具有生产率高的优点。

技术实现思路

[0005]如上所述，在考虑到使用大型金属基材来作为支承基材的大量生产方法的情况下，需要满足如下条件：向该金属基材配置半导体装置时的高对准精度、半导体装置与布线之间的良好的接触、或成品率高的半导体封装件的单片化等。
[0006]本专利技术是鉴于这些技术问题而作出的，其目的在于提供用于获得向基材配置半导体装置时的高对准精度的半导体封装件的制造方法。
[0007](解决问题的手段)
[0008]本专利技术的一个实施方式的半导体封装件具有：基材，设置有至少一个凹部；半导体装置，配置于所述基材的设置有所述凹部的面一侧；以及树脂绝缘层，覆盖所述半导体装置。
[0009]还可以具有在所述基材与所述半导体装置之间的粘接层。
[0010]所述粘接层具有用于露出所述凹部的开口部，所述树脂绝缘层可以与所述开口部的侧壁相接触。
[0011]设置有两个以上的所述凹部，所述凹部可以设置在与所述半导体装置的各个对角相对应的位置。
[0012]所述树脂绝缘层可以与所述凹部的侧壁相接触。
[0013]所述树脂绝缘层可以充满所述凹部的内部。
[0014]所述凹部的大小可以为005mm以上且1.0mm以下。
[0015]所述凹部的大小可以为0.1mm以上且0.3mm以下。
[0016]所述凹部与所述半导体装置之间的距离为0.05mm以上且0.5mm以下。
[0017]本专利技术的一个实施方式的半导体封装件的制造方法包括如下步骤：在基材的第一面一侧形成至少一个凹部；通过基于凹部进行位置对准，来在基材的第一面一侧配置半导体装置；以及形成覆盖半导体装置的树脂绝缘层。
[0018]在所述第一面上还形成粘接层，半导体装置可以配置在粘接层上。
[0019]于粘接层还形成用于露出凹部的开口部，树脂绝缘层可以形成为与开口部的侧壁相接触。
[0020]形成两个以上的凹部，可以基于两个以上的凹部来进行位置对准。
[0021]所述粘接层为片状粘接层，所述片状粘接层可以以在所述凹部与所述片状粘接层之间形成空洞的方式覆盖所述凹部而形成在所述第一面上。
[0022]尤其，可以利用湿法刻蚀来对所述基材的与第一面相反一侧的第二面以及连接所述第一面和所述第二面之间的第三面进行粗面化处理，在对所述第二面和所述第三面进行粗面化处理之后，于所述粘接层形成所述开口部。
[0023]所述基材为不锈钢，可以利用包含铜的化学溶液来进行所述湿法刻蚀。
[0024]本专利技术的一个实施方式的半导体封装件的制造方法包括如下步骤：于基材形成第一凹部、第二凹部及第三凹部；通过基于第一凹部和第二凹部进行位置对准，来在基材的形成有第一凹部和第二凹部的面一侧配置第一半导体装置；通过基于第二凹部和第三凹部进行位置对准，来在基材的形成有第二凹部和第三凹部的面一侧配置第二半导体装置；以及形成覆盖第一半导体装置和第二半导体装置的树脂绝缘层。
[0025]在形成有第一凹部、第二凹部及第三凹部的基材上形成粘接层，第一半导体装置和第二半导体装置配置在粘接层上。
[0026]还在粘接层形成用于露出第一凹部的第一开口部、用于露出第二凹部的第二开口部及用于露出第三凹部的第三开口部，树脂绝缘层可以形成为与第一开口部的侧壁、第二开口部的侧壁及第三开口部的侧壁相接触。
[0027](专利技术效果)
[0028]根据本专利技术的半导体封装件的制造方法，能够提供用于获得向基材配置半导体装置时的高对准精度的半导体封装件的制造方法。
附图说明
[0029]图1A为本专利技术的一个实施方式的半导体封装件的截面示意图。
[0030]图1B为示出本专利技术的一个实施方式的对准标记与半导体装置之间的位置关系的俯视示意图。
[0031]图2为示出在本专利技术的一个实施方式的半导体封装件的制造方法中，于支承基材形成对准标记的工序的图。
[0032]图3为示出在本专利技术的一个实施方式的半导体封装件的制造方法中，于支承基材形成粘接层的工序的图。
[0033]图4为示出在本专利技术的一个实施方式的半导体封装件的制造方法中，对支承基材的背面和侧面进行粗化的工序的图。
[0034]图5为示出在本专利技术的一个实施方式的半导体封装件的制造方法中，去除粘接层的一部分的工序的图。
[0035]图6为示出在本专利技术的一个实施方式的半导体封装件的制造方法中，在支承基材上配置半导体装置的工序的图。
[0036]图7为示出在本专利技术的一个实施方式的半导体封装件的制造方法中，形成树脂绝缘层的工序的图。
[0037]图8为示出在本专利技术的一个实施方式的半导体封装件的制造方法中，在树脂绝缘层上形成导电层的工序的图。
[0038]图9为示出在本专利技术的一个实施方式的半导体封装件的制造方法中，对导电层的表面进行粗化的工序的图。
[0039]图10为示出在本专利技术的一个实施方式的半导体封装件的制造方法中，于树脂绝缘层形成开口部的工序的图。
[0040]图11为示出在本专利技术的一个实施方式的半导体封装件的制造方法中，去除导电层的表面的被粗化的区域，并去除开口底部的残渣的工序的图。
[0041]图12为示出在本专利技术的一个实施方式的半导体封装件的制造方法中，利用无电解镀敷法形成导电层的工序的图。
[0042]图13为示出在本专利技术的一个实施方式的半导体封装件的制造方法中，形成感光性光刻胶的工序的图。
[0043]图14为示出在本专利技术的一个实施方式的半导体封装件的制造本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装件，具有：基材，具有设置有凹部的第一面；半导体装置，其借由粘接层而耦接到所述第一面并且包括:装置顶侧；装置底侧，其借由所述粘接层耦接到所述基材的所述第一面；以及在所述装置顶侧处的外部端子；树脂绝缘层，覆盖所述半导体装置和所述基材的部分；导线，其在所述树脂绝缘层上方并且通过所述树脂绝缘层而耦接到所述外部端子；绝缘层，其在所述导线上方；以及导电结构，其通过所述绝缘层而耦接到所述导线。2.根据权利要求1所述的半导体封装件，其中:所述粘接层延伸横跨所述基材的所述第一面，但是没有覆盖所述凹部；并且所述半导体装置是在所述凹部的外部。3.根据权利要求1所述的半导体封装件，其中:所述粘接层具有开口以曝露所述凹部；在平面视图中，所述开口的边缘围绕所述凹部；并且包括导电材料并且连接到所述半导体装置的任何结构没有位在所述开口处。4.根据权利要求1所述的半导体封装件，其中:所述树脂绝缘层比所述绝缘层厚。5.根据权利要求1所述的半导体封装件，其中:所述导线通过在所述树脂绝缘层中的开口而耦接到所述外部端子；所述导线包括第一导电层和第二导电层；并且所述第二导电层是在所述开口中，但是所述开口没有第一导电层。6.根据权利要求5所述的半导体封装件，其中:所述基材包括侧表面，其延伸于所述第一面和所述第二面之间；并且所述基材的所述侧表面没有所述树脂绝缘层。7.根据权利要求1所述的半导体封装件，其中:所述树脂绝缘层与所述凹部的侧壁接触。8.根据权利要求1所述的半导体封装件，其中:所述树脂绝缘层填入所述凹部的内部。9.根据权利要求1所述的半导体封装件，其中:所述凹部是对准标记。10.根据权利要求1所述的半导体封装件，其中:所述基材包括没有内部绝缘层的金属镀敷结构。11.根据权利要求1所述的半导体封装件，其中:所述导线是镀敷结构。12.根据权利要求1所述的半导体封装件，其中:所述凹部具有部分...

【专利技术属性】
技术研发人员：竹原靖之，北野一彦，
申请(专利权)人：安靠科技日本公司，
类型：发明
国别省市：