打包数据对齐加计算指令、处理器、方法和系统技术方案

一种处理器包含解码单元，其用来对打包数据对齐加计算指令解码。该指令要指示一个或多个源打包数据操作数的第一集、一个或多个源打包数据操作数的第二集、至少一个数据元素偏移，该第一集要包含第一数据元素，该第二集将包含第二数据元素。运行单元响应于指令要存储结果打包数据操作数，其要包含结果数据元素，各具有利用一对的源打包数据操作数的第一集的数据元素和源打包数据操作数的第二集的数据元素执行的运算的值。运行单元要将至少一个数据元素偏移应用于源打包数据操作数的第一和第二集中的至少对应一个。至少一个数据元素偏移要抵消源打包数据操作数的第一和第二集中每对的数据元素之间的对应的任何缺乏。中每对的数据元素之间的对应的任何缺乏。中每对的数据元素之间的对应的任何缺乏。

Packed data alignment plus computing instructions, processors, methods, and systems

【技术实现步骤摘要】
打包数据对齐加计算指令、处理器、方法和系统


[0001]本文描述的实施例一般涉及处理器。特别地，本文描述的实施例一般涉及具有单指令、多数据（SIMD）架构的处理器。

技术介绍

[0002]许多处理器具有单指令多数据（SIMD）架构。在SIMD架构中，多个数据元素可被打包在一个寄存器或存储器位置内以作为打包数据或SIMD数据。在打包或SIMD数据中，寄存器或存储器位置的位可以逻辑分成数据元素序列。例如，128位宽的打包数据寄存器可以具有两个64位数据元素、四个32位数据元素、八个16位数据元素或十六个8位数据元素。打包数据或SIMD指令可以用来在打包或SIMD数据的多个数据元素或多对对应数据元素上同时且并行运算。处理器可以响应于打包数据或SIMD指令而具有并行或SIMD运行逻辑（例如，一个或多个SIMD运行单元）来在打包或SIMD数据同时且并行运算。
附图说明
[0003]可以通过参考下列描述以及用来图示实施例的附图而最好地理解本专利技术。在图中：图1是操作以执行打包数据对齐加计算指令的实施例的处理器的实施例的框图。
[0本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种处理器，包括：解码单元，用来对打包数据对齐加计算指令解码，所述打包数据对齐加计算指令用来指示一个或多个源打包数据操作数的第一集、指示一个或多个源打包数据操作数的第二集、指示至少一个数据元素偏移以及指示目的地存储位置，所述第一集要包含第一多个数据元素，所述第二集要包含第二多个数据元素；以及与所述解码单元耦合的运行单元，所述运行单元响应于所述打包数据对齐加计算指令用来将结果打包数据操作数存储在所述目的地存储位置中，所述结果打包数据操作数用来包含多个结果数据元素，所述多个结果数据元素各自要具有利用一对源打包数据操作数的所述第一集的数据元素和源打包数据操作数的所述第二集的数据元素执行的运算的值，其中所述运行单元要将所述至少一个数据元素偏移应用于源打包数据操作数的所述第一和第二集中至少对应的一个，并且其中所述至少一个数据元素偏移要抵消源打包数据操作数的所述第一和第二集中每对的数据元素之间的对应的任何缺乏。2.如权利要求1所述的处理器，其中所述解码单元要对所述指令解码，所述指令要指示仅要对应于一个或多个源打包数据操作数的所述第二集的单个数据元素偏移，并且其中每对中的所述数据元素要具有被所述至少一个数据元素偏移抵消的对应的缺乏。3.如权利要求1所述的处理器，其中所述解码单元要对所述指令解码，所述指令要指示要对应于一个或多个源打包数据操作数的所述第一集的第一数据元素偏移和要对应于一个或多个源打包数据操作数的所述第二集的第二数据元素偏移。4.如权利要求3所述的处理器，其中每对中的所述数据元素具有待通过将所述第一数据元素偏移应用于一个或多个源打包数据操作数的所述第一集以及将所述第二数据元素偏移应用于一个或多个源打包数据操作数的所述第二集而抵消的对应的缺乏。5.如权利要求...

【专利技术属性】
技术研发人员：E，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：