用于SAR雷达的可重构数字收发装置和电子设备制造方法及图纸

本公开提供了一种用于SAR雷达的可重构数字收发装置，应用于雷达信号技术领域，包括：可重构FPGA芯片、CLK芯片、DAC芯片和ADC芯片，可重构FPGA芯片加载静态逻辑区和两个动态可重配置区的程序，接收雷达系统的工作指令，确定装置的工作模式。在工作模式确定后，配置CLK芯片产生ADC芯片和DAC芯片的工作时钟，根据工作模式选择动态可重配置区，并将采集后的数据通过光纤接口传送至后续信号处理单元。本公开还提供了一种电子设备。提供了一种电子设备。提供了一种电子设备。

Reconfigurable digital transceiver and electronic equipment for SAR radar

【技术实现步骤摘要】
用于SAR雷达的可重构数字收发装置和电子设备


[0001]本公开涉及雷达信号
，尤其涉及一种用于SAR雷达的可重构数字收发装置和电子设备。

技术介绍

[0002]SAR是一种高分辨率微波成像雷达。高分辨率微波成像雷达提供了丰富的目标信息，不仅可以用于地形测绘和目标成像，也可以用于复杂监视环境中的目标检测。它可以不受气候条件限制全天候、全天时的工作，可以穿透天然植被、人工伪装，发现重要目标。在距离向SAR利用脉冲压缩技术，在方位向利用合成孔径技术，从而获得二维高分辨率雷达图像。SAR通过发射线性调频信号并进行脉冲压缩实现距离向高分辨率，由于雷达平台的运动，方位向也具有线性调频信号形式，经聚焦处理后获得方位向高分辨率，因此，线性调频信号是合成孔径雷达成像的基础。对于SAR雷达，如何产生和采集线性调频信号非常重要的。
[0003]SAR信号的产生和采集装置，在传统设计中，需要根据要实现的雷达工作参数设计，预先设计好装置的时钟频率、产生和采集调频信号的带宽和时宽等信息。同时还需要根据系统设计要求，确定是采用中频的方式还是基带的方式。因此，在线性调频信号的产生和采集实现过程中，具有以下缺点：
[0004](一)传统设计中，SAR数字收发装置在雷达系统参数更改时，需要重新设计收发装置的电路和程序等操作，针对不同SAR系统，数字收发装置的适配性差；
[0005](二)基于查找表方式产生线性调频信号，需要根据系统设计需求，预先计算、存储波形数据，如需更改不同模式宽带和时宽的调频信号，需要重新生成波形数据和更改程序等操作，实现过程复杂，灵活性差；
[0006](三)信号产生装置，受限于系统和装置的电路设计，在生成线性调频波形过程中，很难同时兼容实现中频和基带信号的产生；
[0007](四)信号采集装置，传统设计只能针对固定形式的线性调频信号带宽信号进行采集和数据处理，很难同时设计同时兼顾中频和基带的采集，如需更改采集方式，需要重新设计电路和更改程序；
[0008](五)传统设计中，SAR系统提供给采集和信号产生装置的时钟频率是固定的，兼容性差，针对不同的SAR雷达系统需求，需要重新设计SAR系统时钟产生电路，更改后装置的电路和程序也需要修改。

技术实现思路

[0009]本公开的主要目的在于提供一种用于SAR雷达的可重构数字收发装置和电子设备，旨在解决上述至少一个技术问题。
[0010]为实现上述目的，本公开实施例提供第一方面一种用于SAR雷达的可重构数字收发装置，包括：
[0011]可重构FPGA芯片，包括静态逻辑区和至少两个动态可重配置区，所述静态逻辑区用于接收雷达系统发出的时钟配置指令和工作指令，并根据所述时钟配置指令生成ADC芯片的工作时钟配置参数和DAC芯片的工作时钟配置参数，以及，根据所述工作指令确定工作模式，所述工作模式包括信号生成模式和信号采集模式，当所述工作模式包括信号生成模式时，加载一动态可重配置区，所述一动态可重配置区用于根据所述工作模式生成数字调频波形信号，当所述工作模式包括信号采集模式时，加载另一动态可重配置区，所述另一所述动态可重配置区用于根据所述工作模式生成信号采集指令；
[0012]所述CLK芯片，用于根据所述时钟工作参数配置生成所述ADC芯片和DAC芯片的工作时钟
[0013]所述DAC芯片，用于在所述工作模式包括信号生成模式的情况下，基于所述DAC芯片的工作时钟和所述数字调频波形信号，生成第一模拟线性调频信号和第二模拟线性调频信号，并将所述第一模拟线性调频信号和所述第二模拟线性调频信号输出给所述雷达系统；
[0014]所述ADC芯片，用于在所述工作模式包括信号采集模式的情况下，基于所述信号采集指令接收所述雷达系统发送的第一模拟采集信号和第二模拟采集信号，并基于所述ADC芯片的工作时钟对所述第一模拟采集信号和所述第二模拟采集信号进行模数转换，得到第一数字采集信号和第二数字采集信号。
[0015]在本公开一实施例中，还包括：
[0016]低频接口，用于接收所述雷达系统的控制信号，将所述控制信号发送给所述可重构FPGA芯片，以及，发送所述可重构数字收发装置的遥测信息给所述雷达系统；
[0017]所述可重构FPGA芯片，还用于接收所述第一数字采集信号和所述第二数字采集信号，并将所述第一数字采集信号和所述第二数字采集信号按照预设格式打包，得到原始回波数据，将所述原始回波数据发送给所述雷达系统。
[0018]在本公开一实施例中，还包括：
[0019]高频接口，用于接收所述雷达系统发送的所述基准时钟，并将所述基准时钟发送给所述CLK芯片。
[0020]在本公开一实施例中，所述高频接口，还用于接收所述DAC芯片发送的所述第一模拟线性调频信号和所述第二模拟线性调频信号，并输出所述第一模拟线性调频信号和所述第二模拟线性调频信号。
[0021]在本公开一实施例中，所述高频接口，还用于接收所述雷达系统发送的所述第一模拟采集信号和所述第二模拟采集信号，并将所述第一模拟采集信号和所述第二模拟采集信号发送给所述ADC芯片。
[0022]在本公开一实施例中，还包括：
[0023]光纤接口，用于接收所述原始回波数据，将所述原始回波数据传输至所述雷达系统。
[0024]在本公开一实施例中，还包括：
[0025]电源模块，用于通过所述低频接口为所述可重构数字收发装置供电。
[0026]在本公开一实施例中，还包括：
[0027]Flash芯片，用于存储所述可重构FPGA芯片的运行程序。
[0028]在本公开一实施例中，所述信号采集指令包括中频信号采集指令或基带信号采集指令；
[0029]所述信号生成指令包括基带信号采集指令或中频信号生成指令。
[0030]为实现上述目的，本公开实施例提供第二方面一种电子设备，包括如权利上述第一方面所述的用于SAR雷达的可重构数字收发装置。
[0031]从上述本公开实施例可知，本公开提供的用于SAR雷达的可重构数字收发装置和电子设备可实现以下技术效果：
[0032]1)本公开采用动态可重构的方式，可以根据雷达系统的基准时钟，配置产生不同频率的ADC芯片和DAC芯片的工作时钟，动态重构信号产生和采集方式，可以兼容不同的雷达系统，具有很强的推广性；
[0033]2)本公开采用了实时计算的方式产生线性调频信号，所以波形参数只需要符合奈奎斯特采样定理，就可以产生任何带宽、时宽组合的线性调频信号；
[0034]3)本公开可以针对雷达系统不同回波形式，动态重构为中频或者基带采集，完成相应的数据格式打包和数据传输；
[0035]4)本公开开发环境统一，易于维护，方便工程管理；
[0036]5)本公开适用范围广，根据不同机载SAR雷达工作模式产生和采集不同模式线性调频信号。同时，可以针对不同的雷达系统，仅需更改本装置内部分模块、程序、接口和结构设计，可以加速研发周期。。...

【技术保护点】

【技术特征摘要】
1.一种用于SAR雷达的可重构数字收发装置，其特征在于，包括：可重构FPGA芯片，包括静态逻辑区和至少两个动态可重配置区，所述静态逻辑区用于接收雷达系统发出的时钟配置指令和工作指令，并根据所述时钟配置指令生成时钟工作参数，以及，根据所述工作指令确定工作模式，所述工作模式包括信号生成模式和信号采集模式，当所述工作模式包括信号生成模式时，加载一动态可重配置区，所述一动态可重配置区用于根据所述工作模式生成数字调频波形信号，当所述工作模式包括信号采集模式时，加载另一动态可重配置区，所述另一所述动态可重配置区用于根据所述工作模式生成信号采集指令；所述CLK芯片，用于根据所述时钟工作参数配置生成所述ADC芯片和DAC芯片的工作时钟；所述DAC芯片，用于在所述工作模式包括信号生成模式的情况下，基于所述DAC芯片的工作时钟和所述数字调频波形信号，生成第一模拟线性调频信号和第二模拟线性调频信号，并将所述第一模拟线性调频信号和所述第二模拟线性调频信号输出给所述雷达系统；所述ADC芯片，用于在所述工作模式包括信号采集模式的情况下，基于所述信号采集指令接收所述雷达系统发送的第一模拟采集信号和第二模拟采集信号，并基于所述ADC芯片的工作时钟对所述第一模拟采集信号和所述第二模拟采集信号进行模数转换，得到第一数字采集信号和第二数字采集信号。2.根据权利要求1所述的用于SAR雷达的可重构数字收发装置，其特征在于，还包括：低频接口，用于接收所述雷达系统的控制信号，将所述控制信号发送给所述可重构FPGA芯片，以及，发送所述可重构数字收发装置的遥测信息给所述雷达系统；所述可重构FPGA芯片，还用于接收所述第一数字采集信号和所述第二数字采集信号，并将所述第一数字采集信号和所...

【专利技术属性】
技术研发人员：陈东旭，李高昂，张昆明，杨旭东，陆岷，冯杰，
申请(专利权)人：西北工业大学，
类型：发明
国别省市：