一种收发合置低噪声放大电路制造技术

本发明专利技术公开了一种收发合置低噪声放大电路，涉及高频收发合置声纳设备中的低噪声接收电路设计领域。本发明专利技术通过采用低ESR、高耐压电容器替换传统收发转接电路中具有相同阻抗的功率电阻的方法，消除了收发转接电阻自身的热噪声，降低了接收电路的总体噪声；而对于接收电路的第一级放大电路(前置放大电路)，则提出了采用低噪声JFET对管配合低噪声运放的放大电路拓扑方案，利用低噪声JFET对管的极低电流噪声特性，消除了由放大器件电流噪声和收发转接阻抗引起的电路噪声，进一步的降低了电路噪声。该路拓扑不仅减小了收发转接电路体积，还降低了前置电路的噪声，特别适合用于高内阻收发合置声纳设备的低噪声放大电路中，具有一定的推广价值。的推广价值。的推广价值。

A low noise amplifier with transmitter receiver combination

【技术实现步骤摘要】
一种收发合置低噪声放大电路


[0001]本专利技术属于声呐设备领域，具体涉及一种高频收发合置声纳设备中的低噪声接收电路。

技术介绍

[0002]声纳设备，尤其是高频声纳，诸如ADCP，往往采用收发合置的形式，而且发射电路只有一个，同时驱动多个换能器，这些换能器同时也作为接收信号的传感器。为了防止高压发射期间，大电压对前置电路的损坏，需要在发射和接收电路之间插入一个收发转接电路，而传统的收发转接电路方案是接入一个大功率电阻和保护二极管对将前置的输入电压限制在二极管的管压降，防止前置电路的损坏。但是收发转接电路的接入势必会引入各种噪声，从而增大前置电路的噪声，降低声纳的整机性能。因此如何对收发转接电路进行改进，降低前置电路的噪声，是目前亟待解决的技术问题。

技术实现思路

[0003]本专利技术的目的在于解决现有技术中存在的问题，并提出一种收发合置低噪声放大电路，该电路不仅实现了发射期间对前置电路的保护，还可以进一步降低前置电路的噪声，实现收发合置声纳的低噪声接收。
[0004]为实现上述专利技术目的，本专利技术具体采用的技术方案如下：
[0005]一种收发合置低噪声放大电路，其用于收发合置声纳设备中在水下换能器发射期间对前置电路进行保护同时降低前置电路的噪声，其包括收发转接电容C1、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、二极管对D1、JFET对管Q1、恒流源Q2和运算放大器U1；
[0006]所述水下换能器一端与收发转接电容C1的一端相连，水下换能器的另一端接模拟地，收发转接电容C1的另一端与二极管对D1的一端、第一电阻R1的一端、JFET对管Q1的第一个G极(栅极)相连，二极管对D1的另一端与模拟地相连，第一电阻R1的另一端与模拟地相连，第二电阻R2的一端与JFET对管Q1的第一个D极(漏极)、运算放大器U1的反向输出端相连，第三电阻R3的一端与JFET对管Q1的第二个D极、运算放大器U1的同向输入端相连，第二电阻R2和第三电阻R3的另一端与正电源相连，JFET对管Q1的两个S极(源极)短接在一起后与恒流源Q2的一端相连，恒流源Q2的另一端与负电源相连，运算放大器U1的输出与第五电阻R5的一端相连，第五电阻R5的另一端与第四电阻R4的一端，JFET对管Q1的第二个G极相连，第四电阻R4的另一端与模拟地相连。
[0007]作为优选，所述收发合置声纳设备为38kHz的ADCP。
[0008]作为优选，所述第一电阻R1的阻值为1MΩ，所述第二电阻R2的阻值为1.2kΩ，所述第三电阻R3的阻值为1.2kΩ，所述第四电阻R4的阻值为100Ω，所述第五电阻R5的阻值为2kΩ，所述收发转接电容C1的容值为2.7nF。
[0009]作为优选，所述二极管对D1的型号为bav199。
[0010]作为优选，所述恒流源Q2是由LS310构成的恒流源
[0011]作为优选，所述JFET对管Q1的型号为LSK389。
[0012]作为优选，所述运算放大器U1的型号为OPA209。
[0013]作为优选，所述收发转接电容C1的耐压值不小于水下换能器发射电压的2倍。
[0014]作为优选，所述收发转接电容C1采用陶瓷类电容。
[0015]作为优选，所述收发合置低噪声放大电路中的电阻器件选择金属膜电阻。
[0016]相对于现有技术而言，本专利技术的有益效果如下：
[0017]本专利技术提出了一个低噪声收发合置电路前置放大方案，该方案通过采用低ESR、高耐压电容器替换传统收发转接电路中具有相同阻抗的功率电阻的方法，消除了收发转接电阻自身的热噪声，降低了接收电路的总体噪声；而对于接收电路的第一级放大电路(前置放大电路)，则提出了采用低噪声JFET对管配合低噪声运放的放大电路拓扑方案，利用低噪声JFET对管的极低电流噪声特性，消除了由放大器件电流噪声和收发转接阻抗引起的电路噪声，进一步的降低了电路噪声。该路拓扑不仅减小了收发转接电路体积，还降低了前置电路的噪声，特别适合用于高内阻收发合置声纳设备的低噪声放大电路中，具有一定的推广价值。
附图说明
[0018]图1是改进前的收发转接及前置放大电路拓扑；
[0019]图2是改进后的收发转接及前置放大电路拓扑；
[0020]图3是收发合置换能器等效模型。
[0021]图4是改进前的接收电路等效电路；
[0022]图5是改进前的接收电路噪声模型；
[0023]图6是改进后的接收电路等效电路；
[0024]图7是改进后的接收电路噪声模型；
具体实施方式
[0025]为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术。但是本专利技术能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本专利技术内涵的情况下做类似改进，因此本专利技术不受下面公开的具体实施例的限制。本专利技术各个实施例中的技术特征在没有相互冲突的前提下，均可进行相应组合。
[0026]在本专利技术的描述中，需要理解的是，术语“第一”、“第二”仅用于区分描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。
[0027]在本专利技术的一个较佳实施例中，针对传统的声纳设备收发转接及前置放大电路进行了改进，将收发转接电路的限流电阻替换为低ESR、高耐压电容以减小电路体积，同时采用低噪声JFET对管加低噪声运放的前置电路拓扑以降低电路噪声，从而设计了一种改进后的收发转接及前置放大电路拓扑，即收发合置低噪声放大电路，该电路可用于收发合置声纳设备中在水下换能器发射期间对前置电路进行保护同时降低前置电路的噪声。下面对本
专利技术的具体实现方式进行详细展开描述，同时理论分析改进前后电路噪声性能。
[0028]1.收发合置低噪声放大电路拓扑的改进
[0029]传统的声纳设备收发转接及前置放大电路拓扑如图1所示，该电路拓扑选用功率电阻来实现对前置电路的限压限流保护功能。当声纳工作在发射模式下时，高压发射电源的支路1是直接加载在换能上实现电能和声能的转换，支路2则是通过限流电阻R1和保护二极管返回。为了减少限流电阻对发射效率的影响，需要串联一个较大的阻值，但与此同时，大的阻值就会带来很大的热噪声(1k电阻的典型热噪声为)，同时前置接收电路中的运放本身的电流噪声经过该电阻也会带来很大的噪声。因此一般选择该功率电阻时需要在发射效率和前置电路噪声之间进行一个折中(一般选择电阻值为10倍的换能器等效电阻值)。
[0030]此外，传统的第一级放大电路一般选择集成运放，集成运放的优点是使用简单方便，性能稳定，但缺点是其噪声较高，在传感器高内阻高、传感器灵敏度低的应用场景下，难以满足越来越高的电路噪声要求。以传统的收发合置声纳设备为例，采用BJT集成运放可以实现极低的电压噪声(左右本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种收发合置低噪声放大电路，其特征在于，用于收发合置声纳设备中在水下换能器发射期间对前置电路进行保护同时降低前置电路的噪声，其包括收发转接电容C1、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、二极管对D1、JFET对管Q1、恒流源Q2和运算放大器U1；所述水下换能器一端与收发转接电容C1的一端相连，水下换能器的另一端接模拟地，收发转接电容C1的另一端与二极管对D1的一端、第一电阻R1的一端、JFET对管Q1的第一个G极相连，二极管对D1的另一端与模拟地相连，第一电阻R1的另一端与模拟地相连，第二电阻R2的一端与JFET对管Q1的第一个D极、运算放大器U1的反向输出端相连，第三电阻R3的一端与JFET对管Q1的第二个D极、运算放大器U1的同向输入端相连，第二电阻R2和第三电阻R3的另一端与正电源相连，JFET对管Q1的两个S极短接在一起后与恒流源Q2的一端相连，恒流源Q2的另一端与负电源相连，运算放大器U1的输出与第五电阻R5的一端相连，第五电阻R5的另一端与第四电阻R4的一端，JFET对管Q1的第二个G极相连，第四电阻R4的另一端与模拟地相连。2.如权利要求1所述的收发合置低噪声放大电路，其特征在于，...

【专利技术属性】
技术研发人员：程何小，胡青，田普涛，韩礼波，赵伟昌，孔维欣，
申请(专利权)人：杭州瑞利海洋装备有限公司，
类型：发明
国别省市：