本发明专利技术的对被填满比特位的位流进行译码的装置中，ＦＩＦＯ存储器存贮被传输的数据。译码单元根据控制信号对输入信号作变长译码。译码接口单元响应开始信号和前述译码单元发出的数据请求信号产生读出信号输出给前述ＦＩＦＯ存储器，将前述ＦＩＦＯ存储器根据读出信号所加给的数据以规定的毕特数量存放。定时控制单元产生每一帧间隔的开始信号和每一ＭＭＢ间隔的初始化信号提供给前述译码接口单元，将控制变长译码的信号提供给前述译码单元。（*该技术在2015年保护过期，可自由使用*）
【技术实现步骤摘要】
本专利技术是关于变长译码装置，特别是关于用于对经变长编码并被装满毕特位而传送的数据进行变长译码的变长译码装置。通常，数字图象信号的编码分为信源编码和熵编码。信源编码是利用图象信号中的固有的重复值对图象数据加以压缩，采用DCT、频段分割编码、DPCM等的方法。熵编码是将为信源编码所压缩的数据根据统计的发生频度进一步压缩，是变长编码的典型示例。变长编码通常为行程编码和(变型的)霍夫曼编码，由行程编码所得的一对“行程”和“灰度级”作为一个符号，在霍夫曼代码表上分配产生频率高的符号的较短的代码字，而不是所有的符号情况均分配相对长的代码字从而使得整体的数据传送率降低。这样的编码方法现正被应用于美国ATV等那样的数字HD-TV方式和当前ISO/CCITT计划加以标准化的MPEG(Moving Pictur ExpertGroup，动画专家组)等之中。数字HD-TV系统将采用DCT或DPCM的信源编码和变长编码相结合地使用，按数据量的膨大量将图面分成多个窗口进行处理。现根据附图说明图1和图2对此例加以说明。图1A表示图象数据编码系统，图2表示图象数据译码系统。利用图1和图2的系统，因为能将图象分成四个窗口进行处理，所以可能降低对图象数据的处理速度。在图1的编码系统中，所输入的图象数据经通道划分器被划分成四个通道，分别由信源编码块2A-2D进行数据压缩。经信源编码块2A-2D压缩的图象数据由变长编码块3A-3D再次进行压缩。由变长编码块3A-3D输出的数据被加给多路器4，多路器4对所输入的数据作多路传送以形成经过编码的位流。图2的译码系统将由图1系统所产生的位流译码成被编码前的图象数据。逆多路器5将输入位流分离为四个通道，变长译码器块6A-6D对流入的位流进行变长译码。信源译码块7A-7D对经过变长译码的数据加以译码，以产生与相应通道中的被编码前的图象数据基本相同的数据。多路器8将由信源译码块7A-7D输出的各个窗口的数据加以多路传送以产生被译码的图象数据。结果，由多路器8输出的数据就成为与被加到图1的通道分配器1的图象数据基本相同的数据。图3表明将一帧图象划分成四个窗口的情况。一个窗口由15 MMB(Mass of MacroBlock，宏块群)组成，一个MMB由四片组成，一片则由多个宏块组成。在图1的系统使用图3中所示的数据结构情况下，该系统以MMB为单位对图象数据作多路传送。因而，信源编码块2A和变长编码块3A对第一窗口的MMB，即MMB1、MMB2、MMB5、···MMB57进行处理，多路器4将属于四个窗口的数据按MMB1、MMB2、MMB3、MMB4、MMB5···MMB60的顺序作多路传送。图2的系统通过由图1的系统作的多路化的逆过程将各窗口的图象数据加以分离，再将被分离的各窗口内的图象数据加以变长译码和信源译码。这里，在图1的系统通过缓存器(图中未作出)以一定的传输率传送图象数据时，由信源编码及变长编码产生的数据量即成为不是恒定的，为解决这一问题将被作变长编码的数据块中加以填满毕特位(bit Stuffing)。这种毕特位填满就是针对数据块按照用于区分确定的毕特位内的图象信息和数据块的代码在未填满的毕特位上装满无意义的信息，例如连续的“0”。因此，在实际的变长译码块6A、6B、6C或6D中被加以作变长编码和填满毕特位的数据。变长译码块6A、6B、6C或6D包括有通常的FIFO存储器和变长译码器。变长译码器由FIFO存储器读出一定的毕特位的数据进行变长译码，根据完成变长译码得的毕特位数决定是否读出其后的一定毕特位的数据。因而，在由FIFO存储器读出作毕特位填满的比特时，变长译码器由于不对这些毕特位进行变长译码，因而难以读出其后面的一定比特位的数据，同样也就存在着对已被填满毕特的毕特位以后的比特位进行变长译码的困难。不仅如此，在传输中的位流上发生差错的情况下，变长译码器对发生差错的比特位部分进行错误的变长译码，如果这种差错很大的话，由FIFO存储器错误地读出数据，就会出现对产生差错的部分以后的比特位全都错误地进行变长译码的问题。而且，上述在将一画面分割为四个窗口的情况时，也会引起在对应各窗口的译码数据失去同步的问题。因此，本专利技术的目的就是为解决上述这些问题，提出了采用帧起始符和MMB起始符来对由FIFO存储器读出经变长编码的数据进行控制，借助这种控制来对由FIFO存储器读出的数据进行变长译码的装置。为达到上述目的这种变长译码装置，是将经过变长编码的数据以使得各数据表块成为一定的毕特位数那样加以比特填满，同时插入表明一帧的开始的帧起始符和用于属于同一帧内的多个MMB相互区分的MMB起始符，并对以这种位流形式传输的数据进行变长译码。为此，本装置包括有存储所传输的数据并依次输出被施加读出信号的各个先前存贮的毕特位中的一定的毕特数的数据的FIFO存储器；根据控制信号对输入数据作变长译码、在每当要使变长译码过程中应用的数据的比特数成为一定的比特数时产生数据请求信号、并在各一定的数据间隔上没有EOB数据时产生EOB差错信号的译码单元；根据开始信号和前述译码单元产生的数据请求信号产生读出信号并输出给前述FIFO存储器、将按照读出信号由前述FIFO存贮器所加给的数据以规定的比特数存放、在由所加给的数据检测到帧起始符及MMB起始符中的一个时即中断读出信号的产生、而在被加以初始化信号时则将所存放的数据每次以一定的比特数输出至前述译码单元的译码接口单元；以及产生每一帧间隔的开始信号和每一MMB间隔的初始化信号供给前述接口单元、在由前述译码单元加给EOB差错信号时即产生新的开始信号提供给前述译码接口单元、并产生用于控制可变长译码的信号提供给前述译码单元的定时控制单元。下面根据有关附图对本专利技术以具体实施例作详细说明。所列附图的简要介绍为图1为普通的图象信号编码系统的方框结构图；图2为普通的图象信号译码系统的方框结构图3为用于说明本专利技术的图象数据处理单位的示例的图形；图4为表示用于对被填满的位流进行译码本专利技术所提出的位流示例的图形；图5为表示按照本专利技术的所希望的实施例的变长译码装置的方框图；图6为说明图5装置的译码接口单元示例的详细结构的电路图。附图中11—FIFO存储器12—译码接口单元13—译码单元14—定时控制单元15—数据锁存单元30—FSC/MSC检测单元50—序号输出单元60—检测信号产生单元图4A和图4B表明本专利技术一实施例中所采用的位流的结构。图4A表示属于一帧内的位流结构。图4A的位流基本上是按照变长译码用的FIFO存储器能每次输出24毕特的情况来构成的。对于与这种毕特数“24”相左的情况下进行变长译码，能采用不脱离本专利技术范围的其他变型实施例，也是很显见的。图4A的位流可以是相当于由图2的逆多路器5划分的各个窗口的位流的结构或相当于划分前的一帧的位流的结构。一帧的位流包含有帧起始符(FSC)、帧序号(FN)、缓冲状态信息和由填满的毕特形成的帧页面数据。在本专利技术的一实施例中，FSC为32比特，FN为4毕特、BSI为20毕特而被填满的毕特为16毕特。被填满毕特的后部分设置15或60个MMB。一帧由60个MMB构成，如将一帧分割成四个窗口，各窗口将接收每一帧的15个MMB。各自的MMB具有由24毕特的MM本文档来自技高网...
【技术保护点】
一种对经变长编码的数据使之每一数据块成为一定毕特数那样被填满毕特、并插入有表示一帧开始的帧起始符和属于一帧内的多个ＭＭＢ相互区分用的ＭＭＢ起始符的以位流形式传输的数据进行变长译码的装置，其特征在于包括有： 存贮被传送的数据每当被加以读出信号时即由先前存贮的毕特中依次输出一定毕特数的数据的ＦＩＦＯ存储器； 根据控制信号对输入数据作变长译码、在每次用于变长译码中的数据的毕特数成为一定的毕特数时即产生数据请求信号、而在每一定数据间隔不存在ＥＯＢ数据时产生ＥＯＢ差错信号的译码单元； 按照开始信号和所述译码单元发出的数据请求信号产生读出信号输出给所述ＦＩＦＯ存储器、以规定的毕特数存放根据读出信号由所述ＦＩＦＯ存储器所加给的数据、在由被加给的数据检测得帧起始符和ＭＭＢ起始符中之一时即中断读出信号的产生、而在被加给初始化信号时则将存放的数据每次以一定的毕特数输出给所述译码单元的译码接口单元；和 产生每一帧间隔的开始信号和每一ＭＭＢ间隔的初始化信号供给所述译码接口单元、在被加以所述译码单元发出的ＥＯＢ差错信号时即产生新的开始信号送给所述译码接口单元、产生控制变长译码的信号提供给所述译码单元的定时控制单元。...
【技术特征摘要】
...
【专利技术属性】
技术研发人员：文宪熙，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。