相加-比较选择电路制造技术

技术编号:3423909 阅读:203 留言:0更新日期:2012-04-11 18:40
一种用于具有分支测量计算器和测量存贮器的Viterbi算法处理设备的高速相加-比较选择设备被描述。第一和第二以前测量值从测量存贮器供给第一和第二寄存器。来自第一寄存器的第一以前测量值和由分支测量计算器计算的当前状态分支测量值被相加,来自第二寄存器的第二以前测量值和由分支测量计算器计算的下一个状态的分支测量值被相加。所得的值被比较并相应地算出残余测量值。(*该技术在2019年保护过期,可自由使用*)

【技术实现步骤摘要】

【技术保护点】
一种高速相加-比较选择设备,用于具有分支测量计算器和测量存贮器的Viterbi算法处理设备,包括:第一和第二寄存器;给第一和第二寄存器供应来自测量存贮器的第一和第二以前的测量值的装置;第一相加器,用于将来自第一寄存器的第一以前的 测量值和由分支测量计算器计算的当前状态的分支测量值相加;第二相加器,用于将来自第二寄存器的第二以前的测量值和由分支测量计算器计算的下一个状态的分支测量值相加;和比较器,用于将第一和第二相加器的输出作比较并相应地计算残余测量值。

【技术特征摘要】
...

【专利技术属性】
技术研发人员:李相凤
申请(专利权)人:三星电子株式会社
类型:发明
国别省市:KR[韩国]

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1