高效率微装置制造方法及图纸

本公开涉及一种固态微装置结构，其具有：微装置，其形成于衬底上；p及n掺杂层；有源层，其位于至少所述两个掺杂层之间，垫经耦合到每一掺杂层，且其中所述n掺杂层经调制以接近所述装置的边缘具有较低导电性。本发明专利技术进一步涉及电介质层、导电层、钝化层及MIS结构。钝化层及MIS结构。钝化层及MIS结构。

High efficiency micro device

【技术实现步骤摘要】
【国外来华专利技术】高效率微装置


[0001]本专利技术涉及垂直固态装置、垂直固态装置的横向传导操控及其制造方法。本专利技术还涉及微装置集成阵列的制作。微装置阵列由装置衬底或系统衬底上的触点阵列界定。

技术介绍

[0002]将微光电装置集成到系统衬底中可提供高性能及高功能系统。为改进成本且创建较高像素密度装置，应减小光电装置的大小。光电装置的实例是传感器及发光装置，例如(举例来说)发光二极管(LED)。然而，当减小这些装置的大小时，装置性能可开始受影响。针对性能降低的一些原因包含(但不限于)归因于缺陷的较高泄漏电流、接口处电荷拥挤、不平衡电荷及无用复合的例如俄歇(Auger)复合及非辐射复合。发光二极管(LED)及LED阵列可分类为垂直固态装置。仍需要改进垂直固态装置。

技术实现思路

[0003]本专利技术的目的是提供一种加偏压于半导体装置的壁以钝化缺陷及/或重新导向电流或平衡所述装置中的电荷的方法。
[0004]本专利技术还涉及一种固态微装置结构，其包括：形成于衬底上的微装置；p及n掺杂层；至少所述两个掺杂层之间的有源层，同时垫经耦合到每一掺杂层，其中所述掺杂层中的所述至少一者小于所述有源层且位于所述有源层的周边内；及所述两个耦合垫位于其中所述掺杂层较小的相同侧。另外，其中所述n掺杂层经调制以接近所述装置边缘具有较低导电性。
附图说明
[0005]在阅读以下详细描述及参考图式之后将明白本公开的以上及其它优点。
[0006]图1展示形成于衬底上的微装置。
[0007]图2展示形成于衬底上的具有MIS结构的微装置。
[0008]图3A展示形成于衬底上的具有有源层及VIA的微装置。
[0009]图3B展示图3A中的微装置从底面的视图。
[0010]图4A展示形成于衬底上的具有有源层、VIA及图案化掺杂层的微装置。
[0011]图4B展示图4A中的微装置从底面的视图。
[0012]图5A展示形成于衬底上的具有有源层、VIA及通过形成垫连接到装置的图案化掺杂层的微装置。
[0013]图5B展示图5A中的微装置从底面的视图。
[0014]图6A展示形成于衬底上的具有有源层、VIA及掺杂层的微装置，其中掺杂层中的一者小于有源层。
[0015]图6B展示图6A中的微装置从底面的视图。
[0016]图7A展示形成于衬底上的具有有源层、VIA及掺杂层及具有两个部分的接触垫的
微装置。
[0017]图7B展示图7A中的微装置从底面的视图。
[0018]图7C展示形成于衬底上的具有有源层、VIA及掺杂层及在微装置的底面上延伸的钝化层的微装置。
具体实施方式
[0019]除非另有界定，否则本文中所使用的所有科技术语具有相同于由本专利技术所属领域的一般技术人员通常理解的含义的含义。如本说明书及权利要求书中所使用，单数形式“一(a/an)”及“所述”包含复数指涉物，除非上下文另有清楚指示。如本文中所使用的术语“包括”将被理解为意味着以下列表是非详尽的且可或可不包含任何其它额外适合项目，例如适当的一或多个另外特征、组件及/或元件。术语“装置”及“微装置”及“光电装置”可互换用于本文中。所属领域的技术人员将明白本文所描述的实施例独立于装置大小。术语“施体衬底”及“时间衬底”可互换用于本文中。然而，所属领域的技术人员明白本文中所描述的实施例独立于衬底。术语“系统衬底”及“接收器衬底”可互换用于本文中。然而，所属领域的技术人员明白本文所描述的实施例独立于衬底类型。
[0020]发光二极管(LED)及LED阵列可分类为垂直固态装置。微装置可为传感器、发光二极管(LED)或生长、沉积或单片制作于衬底上的任何其它固体装置。衬底可为装置层的同质衬底或将装置层或固态装置转移到其中的接收器衬底。
[0021]系统衬底可为任何衬底且可为刚性或柔性的。系统衬底可由玻璃、硅、塑料或任何其它常用材料制成。系统衬底还可具有有源电子组件，例如(但不限于)晶体管、电阻器、电容器或通常用于系统衬底中的任何其它电子组件。在一些情况中，系统衬底可为具有电信号行及列的衬底。在一个实例中，装置衬底可为具有其的顶部上单片生长的LED层的蓝宝石衬底且系统衬底可为具有得到微LED装置的电路系统的底板。作为垂直装置的部分，金属绝缘体半导体(MIS)结构可由金属层、绝缘材料层及半导体材料层形成。
[0022]各种转移及接合方法可用于将装置层转移及接合到系统衬底。在一个实例中，热及压力可用于将装置层接合到系统衬底。在垂直固态装置中，垂直方向上的电流主要界定装置的功能。由于发光二极管(LED)可分类为垂直固态装置，因此所提出的制作方法可用于限制这些装置的横向电流。
[0023]将LED图案化到微大小装置中以创建用于显示应用的LED阵列时会出现包含数据利用率、有限PPI及缺陷产生的若干问题。在一个实例中，在垂直固态装置中，垂直方向上的电流主要界定装置的功能。
[0024]本专利技术涉及用于垂直固态装置(尤其是光电装置)的横向传导操控的方法。更明确来说，本公开涉及微或纳米光电装置，其中装置的性能受大小减小影响。还描述一种在不隔离有源层的情况下通过修改横向传导创建垂直装置阵列的方法。使用垂直导电工程的LED阵列能够在水平方向上传输电流且经控制到像素区域，因此无需图案化LED。
[0025]在图1中所呈现的实施例中，微装置100形成于衬底102上。此过程可通过沉积或转移或其它形式完成。微装置100与衬底102之间可存在缓冲层/粘合层104。微装置在p掺杂层108与n掺杂层110之间具有有源层106(多量子阱、阻挡层等等)。接触层112及114形成于掺杂层108及110的表面上。触点112及114可为欧姆层及垫/接合层的组合。在此结构中，n掺杂
层110经调制以接近装置边缘具有较低导电性。在一种情况中，n掺杂层110小于有源层106表面(位于其内部)且位于有源层的周边内。阻挡层还可经回蚀到与掺杂层110相同的大小。钝化层可用于形成于n掺杂层的表面/侧壁及有源层的暴露表面上。在一个特定情况中，钝化层可为金属绝缘体半导体(MIS)结构的形式。在另一实施例中，掺杂层中的至少一者小于有源层且两个垫位于其中掺杂层较小的相同侧。
[0026]图2呈现形成于衬底202上的微装置200。此处，微装置200与衬底202之间可存在缓冲层/粘合层204。微装置在p掺杂层208与n掺杂层210之间具有有源层206(多量子阱、阻挡层等等)。接触层212及214形成于掺杂层208及210的表面上。触点212及214可为欧姆层及垫/接合层的组合。在此结构中，绝缘体层216及金属层218形成MIS装置。MIS结构可围绕n掺杂层的侧壁或表面。其可覆盖半导体(MIS)结构。MIS还可覆盖例如有源层的其它层。可使用负电压加偏压于MIS以减少通过n侧壁的电流。在一个实施例中，使用小于MIS的阈值电压的电压来加偏压于MIS以减少泄漏电流。图2中所呈现的MIS结构可应用于本申请案中的其它装置及实施例。本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种固态微装置结构，其包括：微装置，其形成于衬底上；p及n掺杂层；有源层，其位于至少所述两个掺杂层之间，同时垫经耦合到每一掺杂层，其中所述掺杂层中的至少一者小于所述有源层且位于所述有源层的周边内；且两个耦合垫位于其中所述掺杂层较小的相同侧上。2.根据权利要求1所述的装置，其中接触层形成于所述掺杂层的表面上，其中所述接触层可为欧姆层及垫或接合层的组合。3.根据权利要求1所述的装置，其中“n”掺杂层经调制以接近所述装置的边缘具有较低导电性。4.根据权利要求1所述的装置，其中钝化层可用于形成于所述n掺杂层的表面或侧壁及所述有源层的暴露表面上。5.根据权利要求4所述的装置，其中所述钝化层可为金属绝缘体半导体(MIS)结构的形式。6.根据权利要求1所述的装置，其中所述有源层是多量子阱或阻挡层。7.根据权利要求6所述的装置，其中所述阻挡层经回蚀到所述掺杂层的大小。8.根据权利要求1所述的装置，其中绝缘体层及金属层形成MIS结构。9.根据权利要求8所述的装置，其中所述MIS结构可围绕所述n掺杂层的所述侧壁或表面且还可覆盖例如所述有源层的其它层。10.根据权利要求8所述的装置，其中使用负电压加偏压于所述MIS结构以减少通过所述n掺杂层的所述侧壁的电流。11.根据权利要求1所述的装置，其中VIA导致从所述装置的一侧到另一侧的触点，其中进一步所述VIA被电介质层及耦合到所述掺杂层的导电层钝化。12.根据权利要求11所述的装置，其中所述导电层经耦合到接触层。13.根据权利要求11所述的装置，其中所述导电层含有欧姆层以创建与所述掺杂层的较佳连接，其中进一步在所述导电层与所述掺杂层之间不存在钝化。14.根据权利要求11所述的装置，其中所述VIA从顶侧形成或所述VIA从底侧形成，使得在从所述VIA区域移除所述掺杂层之后，在所述底侧的所述VIA外部仍存在所述导电层的部分。15.根据权利要求14所述的装置，其中垫经形成以提供接入到所述导电层，使得所...

【专利技术属性】
技术研发人员：戈尔拉玛瑞扎，
申请(专利权)人：维耶尔公司，
类型：发明
国别省市：