一种高度结构化的LDPC编码和解码方法及其编码器和解码器技术

一种高度结构化的ＬＤＰＣ的编码方法，其包括如下步骤：步骤一，通过一编码器的一校验矩阵产生单元根据预先设置的高度结构化的ＬＤＰＣ码的码率、列重和行重值生成一奇偶校验矩阵，并将生成的结果输入一编码器的一合成编码单元；步骤二，所述 的合成编码单元将输入的数据信息与所述的奇偶校验矩阵进行合成运算，得到一具有奇偶校验矩阵信息的数据信息；步骤三，将所述的由奇偶校验信息比特和输入数据信息比特位合并的数据信息输出。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术属于通信信道编解码
，特别是涉及一种采用高度结构化奇偶校验码快速而有效地纠正信道差错的编码方法和解码方法及其编码器和解码器。
技术介绍
数据在存储以及传输过程中经常会引发各种差错。产生这种差错的原因有随机噪声、解调过程中的同步丢失、无线传输中的多径衰减、磁性存储器中的磁道损失等原因。由于这些差错的存在，大大限制了特定宽带下的信息传输速率和传输的质量。特别是在无线多媒体传输系统中，由于大量的数据要在带宽有限且受到各种突发干扰的信道传输中维持很高的可靠性，这一问题变得更加突出。为了解决数据在传输和存储中的可靠性问题，通常采用信道编码的方法。在目前已有的编码方法中，低密度奇偶校验码(LDPC)因其卓越的性能引起很大的注意，并且被广泛认为是许多电信和磁存储应用中很有前途的纠错编码方法之一。长码块的LDPC码和Turbo码有相似的性能，他们的主要差别之一是LDPC码的解码更容易，本质上更适合于并行处理。这一性质再加上它出色的纠错性能使它成为高速宽带系统应用中理想的编码方式。此外，LDPC中自带的交织器避免了在信道编码器和调制器之间进行额外的交织处理。C.Howland和A.Blanksby两人在“Parallel decoding architectures forlow density parity check”，in Proc.of 2001 IEEE Int.Symp.On Circuits andSystems，Sydney，May 2001中设计了一个完全并行的解码器结构来达到极高的解码速度。然而，随着LDPC码长度的增加，由于计算和通信过于复杂，其硬件实现复杂性极高。因此，在大部分的实际应用中，这种完全并行的设计方案都不适合，即使是仅采用短码(码字长度小于10000比特)的情况下也是如此。E.Boutillon，J.Castura，和F.R.Kschischang等人在“Decoder-first code design”，in Proceedings of the 2nd InternationalSymposium on Turbo Codes and Related Topics，pp.459-462，Brest，France，Sept.2000中提出了一种部分并行的解码器结构并据此设计实现了解码器。但是，该解码器包含了大量随机码发生器，在实际应用中造成了复杂度增加，使得解码器整体设计和硬件执行过程进一步复杂化。最近，Tong Zhang和Keshab K.Parihi在”Joint(3，k)-Regular LDPC Code andDecoder/Encoder Design”，to appear IEEE Transactions on Signal Process中又提出了一种更加结构化的LDPC解码器，他们提出了一种更简单的设计，不再使用随机数发生器(random number generator)。不过，该设计中利用了非常复杂的随机化互联网络(shuffle network)，由于较高的路由代价，仍然会造成硬件执行(FPGA/ASIC)性能下降。此外，这些编码方案终究难以满足许多高速应用所需要的高数据传输率要求。
技术实现思路
本专利技术克服了现有技术的不足之处，本专利技术的一目的是提出了一种高度结构化的LDPC码(以下表示为HS-LDPC码)的编码方法和解码方法。该方法有以下几大优势，使其非常合适于实际应用。该方法中没有复杂的随机化网络，能够极大地降低整个解码器硬件执行的复杂性；其次，该方法是高度结构化的，易于根据各类应用的需要在硬件实现复杂度和速度之间进行折衷。此外，该方法有潜力在一个解码器核心中实现不同码率的解码方式。该方法中系统化的HS-LDPC编码器具有较低的硬件复杂度，能达到高达100Mbit/s的数据吞吐量。LDPC码是一种线性纠错码，线性纠错码采用一个生成矩阵G，将要发送的信息s＝{s1，s2，...，sm}转换成被输出的码子t＝{t1，t2，...，tn}，n＞m。与生成矩阵G相对应的是一个校验矩阵H，H满足Ht＝0。LDPC码是码长为n的码子，L是在它的校验矩阵H中1的密度很低的矩阵。在校验矩阵H中，每一列1的数目为列重j，每一行的数目为行重k，通常LDPC码(j，k)的码率为(k-j)/k，上述的描述是现有技术中已知的内容。本专利技术的HS-LDPC码是基于LDPC码的基础上对校验矩阵H进行的高度结构化的编码设计，其编码方法是步骤一，编码器中的一校验矩阵产生单元根据预先设置的HS-LDPC码的码率、列重和行重值生成一奇偶校验矩阵，并将生成的结果输入一合成编码单元；步骤二，所述的合成编码单元将输入的数据信息与所述的奇偶校验矩阵进行合成运算，得到一具有奇偶校验码信息的数据信息；步骤三，将所述的由奇偶校验信息比特和输入数据信息特位合并的数据信息输出。所述的校验矩阵产生单元生成奇偶校验矩阵的优选步骤如下步骤一，校验矩阵产生单元根据预先设置的HS-LDPC码的列重固定为3，生成一个具有三个分矩阵校验矩阵，步骤二，根据HS-LDPC码的码长和HS-LDPC码的行重，将所述校验矩阵的分矩阵生成若干块校验子矩阵(如图1所示)；步骤三，根据所述的校验子矩阵码长除以所述的HS-LDPC码的行重值得到一单位校验矩阵；步骤四，将所述的校验单位矩阵在所有的分矩阵中进行循环移位后，得到一奇偶校验矩阵；步骤五，将所得到的一奇偶校验矩阵输入到合成编码单元。其中，所述的合成编码单元包括一乘法单元、第一解算单元、第二解算单元和一合并单元。其具体的合成编码运算是，所述的乘法单元将一输入的数据信息Xs和所述的校验矩阵产生单元生成的一奇偶校验矩阵信息进行乘法运算，将其结果z输入到第一解算单元根据第一个单元求解方程Uy＝z(U乘以y等于z)进行解算，其中y是该单元的求解结果，将解算信息y输入第二解算单元，所述的第二解算单元根据第二单元求解方程LXp＝y，进行解算，其中U和L是上/下三角矩阵，Xp是带有奇偶校验信息的数据，也是该单元的求解结果。最后，合并单元将具有奇偶校验矩阵信息的数据Xp和输入信息Xs的比特位合并，并将其结果输出。本专利技术的另一目的是提供了一种用于HS-LDPC的解码方法，其具体的方法如下根据奇偶校验矩阵的结构，预先设定编码器的可变节点单元，校验接点单元和连接可变节点单元的数目和相应的连接结构，因为解码器在执行解码的过程中，每个可变节点单元负责相同列中的分矩阵和子矩阵的处理工作，每个校验节点单元负责相同行中分矩阵和子矩阵的处理工作，所以所述的编码器中的可变节点单元和校验节点单元的数目和连接是与所述奇偶校验矩阵的结构相符合的，所述可变节点单元根据奇偶校验矩阵的行重值而设置，所述校验节点单元根据所述奇偶校验矩的列重值而设置。所述的连接单元负责可变节点单元和校验节点单元的互联，其是由奇偶校验矩阵的结构所决定的，即是奇偶校验矩阵中每一行中非零字的矩阵序列。需要指出的是因为当矩阵校验码是固定的，这些连接也都是固定的。其中所述的可变节点单元又包含多个存储单元，用来存储可变节点单元和校验节点单元之间的交换信息。在解码过程中，所述的可变节点单元和校验节点单元共同完成HS-LDPC码的迭带解码本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：刘辉，王联，邢观斌，沈漫源，杨庆华，申红兵，李群，
申请(专利权)人：北京泰美世纪科技有限公司，
类型：发明
国别省市：