一种低密度奇偶校验码译码装置和译码方法制造方法及图纸

本发明专利技术公开了一种低密度奇偶校验码译码装置，包括存储单元；控制单元，用于执行校验节点更新控制和变量节点更新控制，校验节点更新控制包括根据LDPC码的校验矩阵的模结构，读取存储单元中的变量节点似然比中的一部分变量节点似然比信息；将更新的校验节点似然比保存至该存储单元；变量节点更新控制包括根据LDPC码的校验矩阵的模结构，读取存储单元中的校验节点似然比中的一部分校验节点似然比信息；将更新的变量节点似然比保存至该存储单元；处理单元，用于执行校验节点更新和变量节点更新。本发明专利技术的译码装置根据模结构控制对存储单元数据的选取和更新，从而实现了译码器结构化和参数化设计，达到了简化设计保证性能的效果。

【技术实现步骤摘要】

本专利技术涉及数字通信系统中的前向纠错编码领域，尤其涉及一种纠错编码方式为具有掩模结构的结构化LDPC码的译码方法。
技术介绍
Shannon在著名的“通信的数学理论”中，阐明了在有噪声信道中实现可靠传输的途径是编码。他提出了有噪声信道中信息可传输的最大速率，即信道容量；同时也推导出了信息可无错误传输所需的最小信噪比值，被称为Shannon极限。虽然Shannon的信道编码理论给出了最佳编码的极限性能，但并没有给出具体的编码方案。以此为基础，人们一直致力于寻找性能上接近Shannon极限的编码方案。 LDPC码最早由Gallager提出，是一种校验矩阵非常稀疏的线性分组码。也就是说，其校验矩阵中只有非常少量的非“O”元素(对于二进制码来说，非“O”元素即为“I”元素)。Mackay等人的进一步研究表明，LDPC码的性能在消息传递(MP)迭代译码算法下可以接近Shannon极限。为了解决LDPC码编码复杂度较高的问题，近年来提出了结构化的LDPC码，例如具有准循环(Quasi Circulant)结构的LDPC码。QC-LDPC码的校验矩阵由若干子矩阵构成。这些子矩阵要么是一个全零子阵，要么是一个由单位矩阵循环移位得到的循环置换矩阵(Circulant Permutation Matrix)。更一般的，非全零子阵还可以由多个循环置换矩阵构成。QC-LDPC码可以采用简单的移位寄存器的方式进行编码，同时由于其校验矩阵结构的规律性，可以大量减少校验矩阵所需的存储空间，且有利于译码过程中数据的寻址。为了进一步提升LDPC码的性能，具有特定度分布的非规则LDPC码被证明提供了优选的集性能。然而，受制于码长、结构化参数等具体指标的限制，结构化LDPC码参数与优选的度分布之间往往不能很好的匹配。为此，带掩模结构的结构化LDPC码被提出，解决了度分布的精确近似、码停止集设计等问题。LDPC译码器通常采用专用的硬件电路来实现，通过并行的结构来提高译码吞吐量，然而其固定的结构很难满足对不同参数(码长、码率)和校验矩阵结构的LDPC码进行译码。
技术实现思路
本专利技术的目的是提供。本专利技术的一个方面提供了一种低密度奇偶校验码译码装置，包括存储单元，用于存储初始化的变量节点似然比、更新的变量节点似然比和更新的校验节点似然比；控制单元，用于执行校验节点更新控制和变量节点更新控制，所述校验节点更新控制包括根据LDPC码的校验矩阵的模结构，读取所述存储单元中的所述变量节点似然比中的一部分变量节点似然比信息；和根据LDPC码的校验矩阵的模结构，将更新的校验节点似然比保存至该存储单元；所述变量节点更新控制包括根据LDPC码的校验矩阵的模结构，读取所述存储单元中的所述校验节点似然比中的一部分校验节点似然比信息；和根据LDPC码的校验矩阵的模结构，将更新的变量节点似然比保存至该存储单元；处理单元，用于执行校验节点更新和变量节点更新，所述校验节点更新包括根据LDPC码的校验矩阵所约束的编码比特的校验关系和所述控制单元读取的所述一部分变量节点似然比信息，计算得到所述更新的校验节点似然比；所述变量节点更新包括根据LDPC码的校验矩阵所约束的编码比特的校验关系和所述控制单元读取的所述一部分校验节点似然比信息，计算得到所述更新的变量节点似然比。本专利技术的另一个方面提供了一种低密度奇偶校验码译码方法，包括步骤a、初始化存储单元；步骤b、根据LDPC码的校验矩阵的模结构，读取所述存储单元中的所述变量节点 似然比中的一部分变量节点似然比信息；步骤C、根据LDPC码的校验矩阵所约束的编码比特的校验关系和所述控制单元读取的所述一部分变量节点似然比信息，计算得到所述更新的校验节点似然比；步骤d、根据LDPC码的校验矩阵的模结构，将更新的校验节点似然比保存至该存储单元；步骤e、根据LDPC码的校验矩阵的模结构，读取所述存储单元中的所述校验节点似然比中的一部分校验节点似然比信息；步骤f、根据LDPC码的校验矩阵所约束的编码比特的校验关系和所述控制单元读取的所述一部分校验节点似然比信息，计算得到所述更新的变量节点似然比；步骤g、据LDPC码的校验矩阵的模结构，将更新的变量节点似然比保存至该存储单元。由于本专利技术针对低密度奇偶校验码中存在的模结构，改进了译码控制单元，根据模结构控制对存储单元数据的选取和更新，从而实现了译码器结构化和参数化设计，达到了简化设计保证性能的效果。附图说明图I是本专利技术一个实施例提供的译码装置的构成框2为掩模图样的示意图。图3是本专利技术一个实施例提供的译码方法的流程图。具体实施例方式下面结合附图对本专利技术的低密度奇偶校验码译码装置和译码方法的优选实施例进行详细说明。请参照图1，图I是本专利技术一个实施例提供的译码装置的构成框图。本实施例的译码装置10包括存储单元11、控制单元12、处理单元13和奇偶校验单元14。控制单元12包括校验节点控制单元121、变量节点控制单元122和初始化单元123。处理单元13包括校验节点处理单元131和变量节点处理单元132。存储单元11用于存储译码过程中所需要的和所产生的信息，例如存储初始化的变量节点似然比、更新的变量节点似然比和更新的校验节点似然比。具体而言，存储单元11包括第一存储区111和第二存储区112，该第一存储区111用于存储接收到的各码元的对数似然比LLRn ;第二存储区112用于存储更新的校验节点似然比Lmn和更新的变量节点似然比 Znm。存储单兀 11 可以是 SDRAM(Synchronous Dynamic Random Access Memory,同步动态随机存取存储器)、DDR(Double Data Rate SDRAM，双倍速率同步动态随机存储器)等存储器。控制单元12用于根据LDPC码的校验矩阵的模结构，对存储单元11进行空间分配、查找表建立、存储校验矩阵的机构、为译码过程中的数据的寻址提供索引、对迭代译码的过程进行控制等。具体而言，校验节点控制单元121用于根据LDPC码的校验矩阵的模结构，读取该存储单元11中的该变量节点似然比中的一部分变量节点似然比信息；根据LDPC码的校验矩阵的模结构，将更新的校验节点似然 比保存至该存储单元11。变量节点控制单元122用于根据LDPC码的校验矩阵的模结构，读取该存储单元11中的该校验节点似然比中的一部分校验节点似然比信息；根据LDPC码的校验矩阵的模结构，将更新的变量节点似然比保存至该存储单元11。控制单元12可以是DSP (Digital Signal Processor,数字信号处理)、CPU (Central Processing Unit,中央处理器)等数字处理器，也可以是FPGA(Field-Programmable Gate Array,现场可编程门阵列)、CPLD(Complex ProgrammableLogic Device，复杂可编程逻辑器件)等可编程逻辑器件。处理单元13用于在控制单元12的控制下，根据LDPC码的校验矩阵所约束的编码比特的校验关系计算更新的校验节点似然比和更新的变量节点似然比。具体而言，该校验节点处理单元131用于根据LDPC码的校验矩阵所约束的编码比特的校验关系和该控制单元读取的该一部分变量节点似然比信息，本文档来自技高网...

【技术保护点】
一种低密度奇偶校验码译码装置，其特征在于，包括：存储单元，用于存储初始化的变量节点似然比、更新的变量节点似然比和更新的校验节点似然比；控制单元，用于执行校验节点更新控制和变量节点更新控制，所述校验节点更新控制包括根据LDPC码的校验矩阵的模结构，读取所述存储单元中的所述变量节点似然比中的一部分变量节点似然比信息；和根据LDPC码的校验矩阵的模结构，将更新的校验节点似然比保存至该存储单元；所述变量节点更新控制包括根据LDPC码的校验矩阵的模结构，读取所述存储单元中的所述校验节点似然比中的一部分校验节点似然比信息；和根据LDPC码的校验矩阵的模结构，将更新的变量节点似然比保存至该存储单元；处理单元，用于执行校验节点更新和变量节点更新，所述校验节点更新包括根据LDPC码的校验矩阵所约束的编码比特的校验关系和所述控制单元读取的所述一部分变量节点似然比信息，计算得到所述更新的校验节点似然比；所述变量节点更新包括根据LDPC码的校验矩阵所约束的编码比特的校验关系和所述控制单元读取的所述一部分校验节点似然比信息，计算得到所述更新的变量节点似然比。

【技术特征摘要】

【专利技术属性】
技术研发人员：白栋，李继龙，邢观斌，高鹏，申红兵，王伟平，
申请(专利权)人：北京泰美世纪科技有限公司，国家广播电影电视总局广播科学研究院，
类型：发明
国别省市：