一种高精度模拟/数字转换电路制造技术

本发明专利技术公开了一种高精度模拟／数字转换电路。包括高精度模拟／数字转换电路信号引出线均连接至ＦＰＧＡ可编程逻辑电路。本发明专利技术模拟／数字转换精度高，转换位数达２４位；模拟／数字转换后采用串行输出，管脚少，芯片体积小；模拟／数字转换芯片信噪比高，可达１１７ｄＢ，动态范围为１１７ｄＢ，使得整体数字电路具有高性能；ＦＰＧＡ开发周期短、功耗低、可靠性高，通过程序可设置不同采样率；作为一种数据接口，可使模拟／数字转换芯片与数据总线相接，可扩展性强。

【技术实现步骤摘要】

本专利技术涉及数据采集系统，应用于数据采集仪、数字控制仪和音频处理设备的一种高精度模拟/数字转换电路。
技术介绍
在传统的基于模拟/数字转换器的数字格式转换电路中，由于芯片管脚、体积的限制，转换位数通常为8位、10位，转换精度低，难以满足对数据采集有较高要求的场合。有些场合下，采用串行输出的模拟/数字转换芯片直接与CPU相连，致使数字格式转换占用CPU处理时间，并且可扩展性差。
技术实现思路
本专利技术提供了一种高精度模拟/数字转换电路，实现高精度数据采集。本专利技术采用的技术方案是包括高精度模拟/数字转换电路信号引出线均连接至FPGA可编程逻辑电路。所述的高精度模拟/数字转换电路包括能实现24位高精度模拟/数字转换的AK5393芯片组成，外部差分模拟信号接AK5393芯片的CH1AIL+、CH1AIL-和CH2AIL+、CH2AIL-端。所述的FPGA可编程逻辑电路包括FPGA芯片XC2S50E，20.9M和24.576M晶振芯片，晶振芯片与FPGA芯片的GCK端相连，为高精度模数/转换电路提供多组采样率时钟；CPU下载接口；模数转换芯片的串行数字总线AD1LRCK、AD1SCLK、AD1SDATA、AD1FSYNC和AD1MCLK连接到FPGA可编程逻辑电路；FPGA可编程逻辑电路，通过数据线DSPED，地址线DSPEA，控制线DSPARE、DSPAWE、DSPCE2、DSPAOE，中断申请线DSPEXIN5_ADINT与数字信号处理器DSP并行总线相连。本专利技术结合了模拟/数字转换器和FPGA编程技术，提供了一种适用于对A/D转换精度要求高的数字电路。在模拟/数字转换器的基础上，通过FPGA软件的支持，该数字电路可以快速将模拟信号以24位精度转换为数字信号，并可根据具体应用场合设置不同的采样率。本专利技术与
技术介绍
相比，具有的有益效果是1.模拟/数字转换精度高，转换位数达24位；2.模拟/数字转换后采用串行输出，管脚少，芯片体积小； 3.模拟/数字转换芯片信噪比高，可达117dB，动态范围为117dB，使得整体数字电路具有高性能；4.FPGA开发周期短、功耗低、可靠性高，通过程序可设置不同采样率；作为一种数据接口，可使模拟/数字转换芯片与数据总线相接，可扩展性强。附图说明图1是本专利技术的结构框图；图2是高精度模拟/数字转换电路原理图；图3是FPGA可编程逻辑电路原理图。具体实施例方式下面结合附图和实施例对本专利技术作进一步说明。如图1所示，本专利技术的结构框图由附图1给出。包括高精度模拟/数字转换电路1信号引出线均连接至FPGA可编程逻辑电路2。如图2所示，高精度模数转换电路采用AK5393模数转换芯片1。芯片有两路模拟差分信号输入CH1AIL+、CH1AIL-和CH2AIL+、CH2AIL-。芯片的SMODE1和SMODE2接高电平，将AK5393芯片串行数字接口设置为MASTERMODE。复位信号/ADRST、校准信号AD1ZCAL、高通滤波器使能AD1HPFE、双速采样使能AD1DFS连接到FPGA可编程逻辑电路2。模数转换电路串行数字总线AD1LRCK、AD1SCLK、AD1SDATA、AD1FSYNC和AD1MCLK，它们都连接到FPGA可编程逻辑电路2。AK5393芯片数字电路部分由3.3V供电，模拟电路部分由+5V供电。如图3所示FPGA可编程逻辑电路包括FPGA芯片XC2S50E，20.9M和24.576M晶振芯片，CPU下载接口。晶振芯片为高精度模数转换电路提供多组采样率时钟。FPGA芯片完成AK5393和DSP的数字接口，它完成串行数字格式到并行数字格式的转换。FPGA可编程逻辑电路2，通过数据线DSPED，地址线DSPEA，控制线DSPARE、DSPAWE、DSPCE2、DSPAOE，中断申请线DSPEXIN5_ADINT与DSP并行总线相连。FPGA可编程逻辑电路2和高精度模数转换电路1，通过串行数字总线AD1LRCK、AD1SCLK、AD1SDATA、AD1FSYNC和AD1MCLK互连。LED指示灯是为了指示FPGA的程序是否下载成功。FPGA的工作模式选择管脚M0，M1，M2都外接了一个上拉电阻，即表明FPGA的配置模式采用了从动串口模式的配置。配置时钟管脚DLCLK、配置数据输入管脚DLDATA、配置使能管脚/PROG2和配置成功管脚DONE2分别与CPU芯片相连。FPGA的程序通过CPU下载接口，下载到FPGA中。下面对本专利技术的具体工作过程说明1、FPGA程序的下载。系统上电后，CPU下载接口将FPGA程序下载到FPGA中。LED指示灯亮指示FPGA的程序下载成功。2、DSP初始化AK5393芯片。DSP通过FPGA，将/ADRST拉为低电平，对AK5393芯片进行复位。AK5393芯片进入复位后，自动进行校准操作。FPGA的AD1CAL输出决定校准是按VCOML、VCOMR，还是按摸拟输入进行校准操作。从AK5393芯片的AD1CAL输出低电平可判断校准操作完成。3、AK5393芯片处于正常工作状态。两路模拟输入信号以差分信号形式进入AK5393芯片。AK5393芯片通过串行数字总线AD1LRCK、AD1SCLK、AD1SDATA、AD1FSYNC和AD1MCLK，将转换后的24位数字信号发送到FPGA可编程逻辑电路2。FPGA程序将串行24位数字转换成并行24位数字。通过中断机制通知DSP，DSP通过数据、地址总线读取24位AD转换数据。AK5393芯片采样率的控制。20.9M和24.576M晶振经FPGA程序分频可产生多组采样率时钟。DSP可以通过与FPGA接口，控制那一组采样率时钟输出，从而控制AK5393芯片采样率。权利要求1.一种高精度模拟/数字转换电路，其特征在于包括高精度模拟/数字转换电路(1)信号引出线均连接至FPGA可编程逻辑电路(2)。2.根据权利要求1所述的一种高精度模拟/数字转换电路，其特征在于所述的高精度模拟/数字转换电路(1)包括能实现24位高精度模拟/数字转换的AK5393芯片组成，外部差分模拟信号接AK5393芯片的CH1AIL+、CH1AIL-和CH2AIL+、CH2AIL-端。3.根据权利要求1所述的一种高精度模拟/数字转换电路，其特征在于所述的FPGA可编程逻辑电路(2)包括FPGA芯片XC2S50E，20.9M和24.576M晶振芯片，晶振芯片与FPGA芯片的GCK端相连，为高精度模数/转换电路(1)提供多组采样率时钟；CPU下载接口；模数转换芯片的串行数字总线AD1LRCK、AD1SCLK、AD1SDATA、AD1FSYNC和AD1MCLK连接到FPGA可编程逻辑电路(2)；FPGA可编程逻辑电路(2)，通过数据线DSPED，地址线DSPEA，控制线DSPARE、DSPAWE、DSPCE2、DSPAOE，中断申请线DSPEXIN5_ADINT与数字信号处理器DSP并行总线相连。全文摘要本专利技术公开了一种高精度模拟/数字转换电路。包括高精度模拟/数字转换电路信号引出线均连接至FPGA可编程逻辑电路。本专利技术模拟/数字转换精度高，转换位数达24位；模拟/数字转换后采用串行输出，管脚少，芯片体积小；模拟/数字转换芯片信噪比高，可达117dB本文档来自技高网...

【技术保护点】
一种高精度模拟／数字转换电路，其特征在于：包括高精度模拟／数字转换电路（１）信号引出线均连接至ＦＰＧＡ可编程逻辑电路（２）。

【技术特征摘要】

【专利技术属性】
技术研发人员：贺惠农，
申请(专利权)人：杭州忆恒科技有限公司，
类型：发明
国别省市：86[中国|杭州]