纠错译码器制造技术

本发明专利技术目的在于提供一种能够抑制电路规模，可以以低动作频率动作，并且纠错能力高的译码方式。以ＳＯＶＡ方式为基础，在后向跟踪上，由于允许幸存路径以外的路径的分支因此提高了软判决输出的可靠度，通过对每个状态都准备后向跟踪电路，使得从状态似然和（状态似然＋似然差信息）中选择输出其输出，实现使纠错能力提高的译码方式。

【技术实现步骤摘要】

本专利技术涉及对接收到的编码数据的传输错误进行纠正并译码的纠错译码器，特别是关于Turbo码方式的纠错译码器。
技术介绍
在通信系统中，为了从产生了传输错误的数据中得到正确的译码结果而采用各种各样的纠错编码方式。例如，如在“New shannon limitError-correcting coding and decodingturbo-codes(1)，Claude Berrouetal.proc.IEEE 1993”(非专利文献1)所记述那样，Turbo编码方式作为纠错能力高的编码方式而被熟知。在如图1所示的通信系统上，在Turbo编码器(101)中准备两个递归系统卷积编码器，在卷积编码器1(104)中按输入顺序编码信息源的信号。在向卷积编码器2(106)输入之前，将信息源的信号临时向存储器存储，通过以按照某种模式的顺序取出该信号的交织器(105)将数据顺序打乱，由卷积编码器2(106)进行编码。如上所述，将编码数据U、Y0、Y1、Y2、Y3由两个编码输出发送到通信线路(102)中。将经由该通信线路(102)的编码数据U’，Y0’，Y1’，Y2’，Y3’输入到Turbo译码器(103)，进行Turbo码的译码处理，还原译码数据U”。Turbo译码器(103)包含译码器1，2(107，109)、交织器(108，111)、解交织器(110，112)。向译码器1(107)输入相当于发送数据U，Y0，Y1的U’，Y0’，Y1’进行软判决译码。另外，Y2’，Y3’相当于将原信号X交织后卷积编码后的发送数据Y2，Y3，将译码器1(107)的译码数据由交织器(108)以使得与Y2’，Y3’对应方式进行交织，并将其输入到译码器2(109)中进行软判决译码。译码结果输出由解交织器(110)以使得成为原始的数据顺序的方式进行解交织并且解交织结果作为先验似然信息输入到再次译码器1(107)，然后反复操作和上述相同的动作。另外，输出由解交织器(112)解交织软判决译码的硬判决结果，得到译码输出U”。通过多次重复该译码处理，可纠正随机产生的随机错误、突发产生的突发错误。并且，由于译码器1，2是相同的，所以在实际中将1个译码器交替切换作为译码器1用(例如奇数次用)和译码器2用(例如偶数次用)的情况经常发生。作为译码器1，2的译码方式举出有例如MAP(最大后验概率)译码方式和SOVA(软输出维特比算法)译码方式。前者MAP译码方式是使用接收数据的转移概率，算出前向路径概率(forward pathmetric)a和后向路径概率(backward path metric)b，使用前向路径概率a和后向路径概率b求出在各时间(比特)是“1”还是“0”是概率大的一方(硬判决值)和其差值(软判决值)的方式。SOVA译码方式在Claude Berrou et al，”A Low ComplexitySoft-Output Viterbi Decoder Architecture”，Proc.IEEE，1993.(非专利文献2)中记载。作为卷积编码器的例子，在图2中表示依据3GPP2C.S0024-A的卷积编码器和其格状(trellis)线图。关于卷积编码器(301)，当向编码器输入信号时则分支(tap)状态转移，当约束长度为K时则存在2(K-1)个状态。图2是表示约束长度K＝4的卷积编码器。图3的分支状态变为000，001，010，011，100，101，110，111时，分别定义为状态0，状态1，状态2，状态3，状态4，状态5，状态6，状态7。当在状态6的状态下输入输入信号0，则输出“001”作为卷积输出，下一状态变为状态7。当将该状态6的时间点设为Bit＝(-1)，状态7的时间点设为Bit＝0，则根据输入信号0，状态由状态6转移到了状态7。通过将状态转移沿反方向进行，可求得输入信号系列。将状态转移反方向进行称之为“后向跟踪(trace back)”。图3中表示SOVA译码方式的后向跟踪动作的概念。首先，类似于在Bit＝0为状态1，Bit＝(-1)为状态2，Bit＝(-2)为状态5这样，从输入到译码器的卷积输出信号向直到Bit＝(-N)的信号系列检查状态转移的可能性，通过跟踪最准确的幸存路径，输出当一输入就被推定的比特率作为硬判决值(实线。路径上的数字是推定输入值)。在此之上，当设想从Bit＝(-1)到Bit＝0上的输入信号的推定有错误的情况，则由于有其他的状态转移的可能性，因此除了幸存路径跟踪之外，也检查关于从Bit＝(-1)到Bit＝0按照幸存路径和后向路径信息的状态转移，将这个作为竞争路径跟踪(虚线)。将产生竞争路径的动作称为路径分支。在Bit＝0，(-1)，(-2)...和各位上使该分支产生，收集相当于和幸存路径的准确度的差分的路径似然信息，决定软输出值。这样，在一次分别对两条(幸存路径和竞争路径)进行后向跟踪并比较的时候，在确定1比特的软输出结果中需要各两次后向跟踪动作，所以计算效率降低，在确定所有软判决输出时需要时间。于是，提出了通过由多个状态的后向跟踪电路的并行动作，可同时运行多个竞争路径的后向跟踪，实现高效率高速度的动作的方法(特开平2002-217748)。这里，SOVA方式在各比特上由于直到第2次准确路径为止只进行后向跟踪，因此，对于考虑所有路径的上述MAP方式，本质上纠错能力差，但是计算量少。另一方面，如图4所示，在后向跟踪上，使竞争路径也产生分支，通过考虑第3次准确的路径之后，以图提高纠错能力的方式在MarcP.C.Fossorier，Frank Burkert，Shu Lin，Joachim Hagenauer“On theEquivalence Between SOVA and Max-Log-MAP Decodings”，IEEECommunication Letters，vol.2，pp.137-139，May 1998.(非专利文献3)中被介绍(图4是非专利文献3的图1)。Path-1表示幸存路径，path-2，path-m表示竞争路径，path-n表示来自作为竞争路径path-2的分支。由于考虑path-n，表示和uj1不同的uj的路径增加，期望提高由候补增加所产生的软判决输出值的可靠度。但是，这种情况下，对应直到和幸存路径合流为止的长度，竞争路径的分支增加，同时有应跟踪的竞争路径数目变得很大的可能性。
技术实现思路
将后向跟踪电路并行化并进行SOVA译码的方式(例如，特开2002-217748)和MAP方式在动作频率和相同的反复译码处理次数的纠错能力上有折衷关系，在SOVA方式下在实现和MAP方式同等程度的纠错能力的情况下，有必要使其增加将译码输出输入给再次译码器的反复译码处理的反复次数或者信号功率中的某一个。前者由于译码处理需要时间，所以需要高动作频率；后者发送一侧的功耗增加。在移动终端的情况下，由于低功耗是一个重要课题，所以任何情况下，以功耗的观点来看都是有问题的。另外，如非专利文献3所示存在在增加了对软判决输出候补的输出有贡献的路径的时候，可得到和MAP方式基本等同的纠错能力，但是由于在1比特的软输出结果确定中所需要的计算量增加，所以需要高动作频率，以及伴随着竞争路径数目的增加所需本文档来自技高网...

【技术保护点】
一种纠错译码器，具有将分支状态为多个状态、并且在信号每输入一位上述分支状态就变化的ｔｕｒｂｏ编码器中所编码的数据进行软判决维特比算法（ＳＯＶＡ）译码的译码器，上述ＳＯＶＡ译码器具有后向跟踪上述ｔｕｒｂｏ译码器的分支的状态转移的后向跟踪处理单元，上述后向跟踪处理单元计算表示是否是表示最准确的状态转移的幸存路径的幸存路径标志、和与作为除此以外的路径的竞争路径相对于幸存路径的准确度的差分相应的路径似然信息，对于每１比特后向跟踪确定硬判决值和软输出值。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：斋藤利行，矢野隆，玉木刚，
申请(专利权)人：株式会社日立制作所，
类型：发明
国别省市：JP[日本]