多时钟频率切换电路制造技术

一种多时钟频率切换电路，其特征在于：包括时钟同步器和时钟门控电路；所述时钟同步器由Ｄ触发器构成，对初始时钟和目标时钟分别进行同步；　　　　时钟ｃｌｋ１分别输入所述Ｄ触发器（１）的时钟端和所述Ｄ触发器（３）的时钟端；时钟ｃｌｋ２分别输入所述Ｄ触发器（２）的时钟端和所述Ｄ触发器（４）的时钟端；　　　　所述Ｄ触发器（１）的Ｄ端输入控制切换信号，Ｓ端与Ｄ触发器（３）的输出端Ｑ３相连，输出端Ｑ１经反相后与Ｄ触发器（４）的Ｄ端相连；　　　　所述Ｄ触发器（２）的Ｄ端设置有非门（１０），使得Ｄ端输入经反相后的控制切换信号，Ｓ端与Ｄ触发器（４）的输出端Ｑ４相连，输出端Ｑ２经反相后与Ｄ触发器（３）的Ｄ端相连；　　　　在所述Ｄ触发器（１）的输出端Ｑ１和所述Ｄ触发器（４）的Ｄ端之间设置有非门（８）；在所述Ｄ触发器（２）的输出端Ｑ２和所述Ｄ触发器（３）的Ｄ端之间设置有非门（９）；　　　　所述门控电路包括２个或门（５、６）和一个与门（７），使同一时钟只能输出一路时钟信号，将原来的始终进行隔离，最终生成所需的时钟；　　　　所述或门（５）将所述Ｄ触发器（１）的输出信号和时钟ｃｌｋ１相或；所述或门（６）将所述Ｄ触发器（２）的输出信号和时钟ｃｌｋ２相或；所述与门（７）将所述或门（５、６）的输出信号相与后输出切换后的时钟信号ｃｌｋ＿ｏｕｔ。（*该技术在2013年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种多时钟频率的切换电路，更具体的说，涉及到电路系统从一种工作频率无缝切换到另一种工作频率的切换电路结构。
技术介绍
目前，在许多应用中，特别是便携式应用中，经常需要在多种时钟频率下进行切换。例如，当采用电池供电时，使电路工作于较低频率下，从而降低功耗。但是，目前的多时钟切换电路在进行时钟切换时，存在以下问题1.容易产生亚稳态，导致电路状态不确定。当从一种时钟频率切换到另一时钟频率时，如果这两种时钟是非同源时钟，容易导致触发器处于亚稳态，从而使电路处于不可预知的状态，从而降低电路的安全性，并导致功能出错。2.在进行时钟切换时，在时钟信号上会产生毛刺，这种毛刺也会导致安全性的降低和电路功能出错。这些现有技术上的不足导致了时钟切换时稳定性差、安全性差的弊端。
技术实现思路
本技术的目的在于针对现有技术的上述不足，提出一种能实现不同时钟频率下无缝过渡的切换电路。本技术的上述目的是通过下述技术方案实现的包括时钟同步器和时钟门控电路；所述时钟同步器由D触发器构成，对初始时钟和目标时钟分别进行同步；时钟clk1分别输入所述D触发器1的时钟端和所述D触发器3的时钟端；时钟clk2分别输入所述D触发器2的时钟端和所述D触发器4的时钟端；所述D触发器1的D端输入控制切换信号，S端与D触发器3的输出端Q3相连，输出端Q1经反相后与D触发器4的D端相连；所述D触发器2的D端设置有非门10，使得D端输入经反相后的控制切换信号，S端与D触发器4的输出端Q4相连，输出端Q2经反相后与D触发器3的D端相连；在所述D触发器1的输出端Q1和所述D触发器4的D端之间设置有非门8；在所述D触发器2的输出端Q2和所述D触发器3的D端之间设置有非门9；所述门控电路包括2个或门5、6和一个与门7，使同一时钟只能输出一路时钟信号，将原来的始终进行隔离，最终生成所需的时钟；所述或门5将所述D触发器1的输出信号和时钟clk1相或；所述或门6将所述D触发器2的输出信号和时钟clk2相或；所述与门7将所述或门5、6的输出信号相与后输出切换后的时钟信号clk_out。和现有技术相比，本技术具有以下有益效果解决了多种时钟频率下的切换问题，无论对于同源时钟还是非同源时钟，都可以方便地进行切换，消除了亚状态、过滤了毛刺，增加了稳定性和安全性。附图说明图1是本技术双界面卡工作模式切换方法的电路原理图。具体实施方式以下结合附图和实施例对本技术作进一步描述。如图1所示，时钟clk1分别输入D触发器1的时钟端和D触发器3的时钟端；时钟clk2分别输入D触发器2的时钟端和D触发器4的时钟端；D触发器1的D端输入控制切换信号，S端与D触发器3的输出端Q3相连，输出端Q1经反相后与D触发器4的D端相连；D触发器2的D端设置有非门10，使得D端输入经反相后的控制切换信号，S端与D触发器4的输出端Q4相连，输出端Q2经反相后与D触发器3的D端相连；在D触发器1的输出端Q1和D触发器4的D端之间设置有非门8；在D触发器2的输出端Q2和D触发器3的D端之间设置有非门9；或门5将D触发器1的输出信号和时钟clk1相或；或门6将D触发器2的输出信号和时钟clk2相或；与门7将或门5、6的输出信号相与后输出切换后的时钟信号clk_out。顶层模块的信号意义如表1所示。表1时钟切换电路中信号意义 本技术所提供的时钟切换电路可以在同源时钟与非同源时钟间进行无缝地切换，它可以消除切换时的亚稳态及时钟信号上的毛刺。其工作原理是控制切换信号switch进入该电路后，分为两路一路直接送到clk1时钟域的同步器电路，同步后的信号为Q1。Q1信号与时钟clk1一起送到或门5中，进行门控操作，得到clk1_gate信号；另一种先送到非门8中，得到~switch，该信号送到clk2时钟域的同步电路，同步后的信号为Q2。信号Q2与时钟clk2一起送到或门6，进行门控操作，得到clk2经门控后的时钟信号clk2_gate。Clk1_gate与clk2_gate这两路时钟信号再通过与门7进行与操作，最终得到切换后的时钟信号clk_out。为了保证门控电路中的控制信号Q1与Q2不会同时有效，在该电路中引入了如下措施Q1和Q2先分别经过非门8和非门9后，分别接到D触发器(4、3)的D端。为了避免毛刺的出现，置位信号首先要用另一个时钟进行同步。1.亚稳态的消除时钟切换主要通过触发器进行。在非同源时钟进行切换时，可能会引起电路中的亚稳态。为消除亚稳态，时钟切换电路中采用了同步器电路。该电路将控制信号与源时钟和目标时钟分别进行同步，从而保证对于电路中的任意一个触发器，在切换前后，时钟信号与数据信号都是经过同步的，从而消除了亚稳态。2.毛刺的过滤时钟信号上的毛刺可能会对电路功能有严重影响。为了滤掉电路中的毛刺，前面提到的同步器电路与门控电路结合起来，可以消除在切换过程中。由于门控信号与时钟信号是异步的，这可能会引起时钟上的毛刺。通过引入两个同步器电路，可以消除这种隐患。对于同步器中的某个触发器，其置位端与时钟是异步的，这也可能会引入毛刺。因此，在电路中又引入了另一对同步器电路。置位信号首先经过同步器，与另一个时钟进行同步，再接到另一个时钟域的同步器的触发器上中，以屏蔽相应的控制信号。综上所述，置位信号与时钟信号不同步导致的毛刺被同步器中后两个触发器滤掉；时钟门控逻辑上可能的毛刺由同步器中的前两个触发器滤掉。这样，无论切换发生在任何时刻，都不会有毛刺的出现。权利要求1.一种多时钟频率切换电路，其特征在于包括时钟同步器和时钟门控电路；所述时钟同步器由D触发器构成，对初始时钟和目标时钟分别进行同步；时钟clk1分别输入所述D触发器(1)的时钟端和所述D触发器(3)的时钟端；时钟clk2分别输入所述D触发器(2)的时钟端和所述D触发器(4)的时钟端；所述D触发器(1)的D端输入控制切换信号，S端与D触发器(3)的输出端Q3相连，输出端Q1经反相后与D触发器(4)的D端相连；所述D触发器(2)的D端设置有非门(10)，使得D端输入经反相后的控制切换信号，S端与D触发器(4)的输出端Q4相连，输出端Q2经反相后与D触发器(3)的D端相连；在所述D触发器(1)的输出端Q1和所述D触发器(4)的D端之间设置有非门(8)；在所述D触发器(2)的输出端Q2和所述D触发器(3)的D端之间设置有非门(9)；所述门控电路包括2个或门(5、6)和一个与门(7)，使同一时钟只能输出一路时钟信号，将原来的始终进行隔离，最终生成所需的时钟；所述或门(5)将所述D触发器(1)的输出信号和时钟clk1相或；所述或门(6)将所述D触发器(2)的输出信号和时钟clk2相或；所述与门(7)将所述或门(5、6)的输出信号相与后输出切换后的时钟信号clk_out。专利摘要本技术公开了一种多时钟频率切换电路，旨在提供一种能实现不同时钟频率下无缝过渡的切换电路。其技术方案是包括时钟同步器和时钟门控电路；所述时钟同步器由D触发器构成，对初始时钟和目标时钟分别进行同步；所述门控电路包括2个或门和一个与门，使同一时钟只能输出一路时钟信号，将原来的始终进行隔离，最终生成所需的时钟。文档编号H03L7/00GK2669486本文档来自技高网...

【技术保护点】
1、一种多时钟频率切换电路，其特征在于：包括时钟同步器和时钟 门控电路；所述时钟同步器由D触发器构成，对初始时钟和目标时钟 分别进行同步； 时钟clk1分别输入所述D触发器(1)的时钟端和所述D触发器 (3)的时钟端；时钟clk2分别输入所述D触发器(2)的时钟端和 所述D触发器(4)的时钟端； 所述D触发器(1)的D端输入控制切换信号，S端与D触发器 (3)的输出端Q3相连，输出端Q1经反相后与D触发器(4)的D端 相连； 所述D触发器(2)的D端设置有非门(10)，使得D端输入经反 相后的控制切换信号，S端与D触发器(4)的输出端Q4相连，输出 端Q2经反相后与D触发器(3)的D端相连； 在所述D触发器(1)的输出端Q1和所述D触发器(4)的D端 之间设置有非门(8)；在所述D触发器(2)的输出端Q2和所述D触 发器(3)的D端之间设置有非门(9)； 所述门控电路包括2个或门(5、6)和一个与门(7)，使同一时 钟只能输出一路时钟信号，将原来的始终进行隔离，最终生成所需的 时钟； 所述或门(5)将所述D触发器(1)的输出信号和时钟clk1相 或；所述或门(6)将所述D触发器(2)的输出信号和时钟clk2相 或；所述与门(7)将所述或门(5、6)的输出信号相与后输出切换后 的时钟信号clk_out。...

【技术特征摘要】

【专利技术属性】
技术研发人员：王彬，
申请(专利权)人：上海华虹集成电路有限责任公司，
类型：实用新型
国别省市：