【技术实现步骤摘要】
本专利技术涉及一种包含锁相环(PLL)的高频振荡器，用于提供5-6GHz频带的调谐频率范围。
技术介绍
现在有多种用于建立5-6GHz频带新型无线业务的活动，如欧洲Hyperlan2和美国的IEEE 802.11a。这样就十分需要具有良好相位噪声性能的集成振荡器和I/Q产生电路。 在文献中，使用锁相环的高频振荡器是十分常见的，例如“DerElektroniker”(1975年6月)中Roland Best撰写的“Theorie und Anwendungedes Phase-Locked Loops”。在Mehmet Soyuer等撰写的“A FULLYMONNOLITHIC 1，25 GHZ CMOS FREQUENCY SYNTHESIZER”(IEEE关于VLSI电路讨论会，美国纽约，1994年6月9日，页127-128，ISBN0-7803-1919-2)，Buchwald等撰写的“A 6 GHZ INTEGRATEDPHASE-LOCKED LOOP USING ALGAAS/GAAS HETEROJUNCTIONBIPOLAR TRANSISTORS”(IEEE固态电路期刊，美国纽约，1992年12月1日第12期27卷，页1752-1762，XP000329025)和Novof等撰写的“Fullyintegrated CMOS phase-locked loop with 15-240MHz locking range and 50psjitter”(IEEE固态电路期刊，美国纽约，1995年11月1日第11期30卷，页1259-126...
【技术保护点】
一种高频振荡器，包含一参考振荡器（６）和一具有相位频率检测器（１）、电荷泵（２）、环形振荡器（４）和除法器（５）的锁相环电路，所述参考振荡器（６）被耦合到所述相位频率检测器（１）以实现频率控制，其特征在于，所述环形振荡器（４）为一包括两个延迟单元放大器（Ａ１，Ａ２）的对称延迟单元振荡器。
【技术特征摘要】
EP 2000-6-28 00113629.0中提出并在后面的说明中进一步解释。 附图说明 下面将结合示意性附图以一个实施例的方式解释本发明。附图包括图1 5-6GHz范围内的高频振荡器；图2 图1中所示高频振荡器的电荷泵；图3 图1中所示高频振荡器的环形振荡器；图4 图1中所示的包括一相位检测器环路的环形振荡器；图5 图3中所示延迟单元振荡器，包含用于相位和频率控制的配置。 图6 图5中所示延迟单元振荡器的电路框图。 具体实施方式 如图1所示，具有调谐电路、即外部振荡回路7的参考振荡器6，被用来作为具有良好相位噪声的提供参考频率的VCO。为了覆盖5-6GHz的本地振荡器(LO)频带范围，最好在参考振荡器6中使用1.25-1.5GHz频带范围的小调频范围。这可以通过一个合理的高Q值的外部LC振荡回路7来实现。 参考振荡器6的参考频率输出到一锁相环(PLL)电路的在1.25-1.5范围内工作的相位频率检测器1，所述锁相环电路进一步包括一具有回路滤波器3的电荷泵2，一环形振荡器4(DCO，延迟单元振荡器)和一除法器5。该PFD(频率相位检测器)1比较参考振荡器6和DCO 4的频率和相位。该PFD的输出经电荷泵2的回路滤波器3滤波后输出到DCO 4，用于频率控制。电荷泵2和回路滤波器3使用了完全差动式结构，用于避免调谐控制电压上的干扰。如果回路带宽高，那么回路对相位改变的反应就快，从而就减少了相位噪声。在DCO频率输出到PFD 1之前，先由除法器将DCO的频率除以4。由于这个原因，受PLL控制的DCO的相位噪声性能要比参考源6理论上差12dB。 相位频率检测器1由两个D型触发器(DFF)和一个用于RESET线路的与门构成。使用了ECL结构，并且最佳可工作到1.8GHz。该参考振荡器6使用具有外部LC振荡回路7的一集成正弦类型振荡器作为参考源。除法系数为4的除法器5由ECL型的触发器实现，在速度和电流消耗量上被优化。 延迟单元振荡器4(DCO)和电荷泵2将在下文通过图2和图3详细解释。 图2中所示电荷泵2具有宽的带宽，只受限于连接外部环路滤波器3的管脚焊接点界面以及环路滤波器3本身。这可以通过使用信号路线上只包含npn型晶体管的结构来实现，而不需要快速pnp型或pMOS型的晶体管。第一电流源，即pnp晶体管12，将一恒定电流I0反馈给npn型晶体管对11的集电极，所述恒定电流I0由Vref控制。PFD 1的输出信号输入到npn型晶体管对11的输入端INch。晶体管对11的发射极通过第二电流源2*I0耦合到接地点GND。输出端OUTch将±2×I-I输出给外部环路滤波器3。由一缓冲器13检测环路滤波器3的信号，并进一步作为输出控制电压Vcont输出到DCO 4的控制输入端。 为保持输出节点处于正确的工作范围，一普通模式放大器14控制pnp型晶体管12的平均电流恰好等于npn型晶体管11的电流的一半。一钳位电路15确保DCO 4的控制信号在允许的限度之内。环路滤波器3为差动式连接以避免对调频线路的干扰和串扰；环路滤波器3没有接地线路。这对于DCO 4的陡调谐特性是必需的。 图3中所示受电压控制的DCO 4，是由两个放大器A1和A2构成的，形成一个对称环形振荡器。图2中电荷泵2输出的电压Vcont通过一控制放大器Ac控制提供给A1和A2的尾电流2I0，另参见图6。放大器A1和A2的延迟基本上与电流2I0成线性关系，从而得到更接近线性的频率调谐特性。参见图6，放大器A1和A2的电流输出导致在负载电阻R0上的电压降，从而得到约为 的小信号增益。 通过将该差动结构完全在一个芯片上(集成电路)实现，RF干扰影响，如LO泄漏可最小化。这就需要现代直接转换接收器的概念。该电路的原理十分适用于多GHz频带范围内的完全集成振荡器，可提供非常宽的调谐范围。环形振荡器的相位噪声在许多研究中都已经建立了模型，例如可以参考A.Hajimiri，S.Limotyrakis和T.H.Lee撰写的“Jitter and Phase Noise in RingOscillators”，(IEEE固态电路期刊，IEEE，1999年6月，第34卷，第790-804页[1])，和B.Razavi撰写的“A study of Phase Noise in CMOS Oscillators”，(IEEE固态电路期刊，IEEE，1996年3月，第31卷，第331-343页[2])。这里，相位噪声的计算参考了A.Hajimiri和T.H.Lee撰写的“The Design of LowNoise Oscillators”(美国马萨诸塞洲Norwell市Kluwer学术出版社，1999年[3])中的详细研究。 如果我们将[3]中边带信号相位噪声的计算应用到图3中所示的双极差动环形振荡器4，我们可以获得等式L(Δf)=10log(N3·f02Δf2·(eI0+4kTRc·I02))]]>(式1)在上式中，N为延迟级的数目，f0为振荡器频率，Δf为频率偏移量，式中相位噪声被测算。作为噪声源，集电极电流散粒噪声和负载电阻的噪声都列入考虑之列，而基极电阻的噪声和1/f噪声都被忽略了。由式1可知道，尾电流I0和电压摆幅R0·I0应该大，而这必定与低功率设计相矛盾。由式1得到的进一步结论是只选取最少的延迟级。 如果式1中我们选取N＝2，I0＝400uA，Rc＝400Ω，f0＝6GHz，Δf＝10kHz，我们可以获得相位噪声为L(10kHz)＝-41dBc/Hz。这意味着对于使用更高阶调制方法，如QAM的系统，振荡器需由一具有低相位噪声参考振荡器的宽带PLL控制。 因此，延迟单元振荡器4的相位噪声性能不能满足现代数字传输系统的要求。当在PLL内受到控制时，参考振荡器6支配环路带宽内VCO的相位噪声。PLL输出的为频率偏移Δf的函数的相位噪声SΦo，可以以下式表示SΦ0(Δf)=SΦDCO(Δf)·(11+G(Δf)·H(Δf))2+SΦref(Δf)·(G(s)1+G(Δf)·H(Δf))2]]>(式2)式2中，SΦDCO为根据式1计算得到的DCO的相位噪声，SΦref为参考振荡器6的相位噪声，G(Δf)为前向环路增益，H(Δf)表示反向环路增益。 由于参考振荡器6制约振荡回路7的谐振频率F0ref和品质因数Qref，噪声形状Fref和输出功率Pref，它的相位噪声可以由下式表示SΦref(Δf)=12(1+14·Qref2·(ω0refΔf)2)FrefkTPref]]>(式3)前向环路增益G(...
【专利技术属性】
技术研发人员：梅米特伊佩克，马丁里格，海因里希谢曼，
申请(专利权)人：汤姆森特许公司，
类型：发明
国别省市：FR[法国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。