混合型存储单元和存储器制造技术

本发明专利技术公开了一种混合型存储单元和存储器。该混合型存储单元包括：晶体管型存储元件、阻变元件、位线端口、源线端口和字线端口；其中，所述阻变元件的一端与所述位线端口连接，所述阻变元件的另一端与所述晶体管型存储元件的一端连接，所述晶体管型存储元件的另一端与所述源线端口连接，所述晶体管型存储元件的控制端与所述字线端口连接。由此，相较于相关技术中阻变型存储单元包括晶体管和阻变元件，本方案中可用晶体管型存储元件替换阻变型存储单元中的晶体管，以生成混合型存储单元，混合型存储单元的存储密度更大。合型存储单元的存储密度更大。合型存储单元的存储密度更大。

Hybrid storage unit and memory

【技术实现步骤摘要】
混合型存储单元和存储器


[0001]本专利技术涉及存储
，特别涉及一种混合型存储单元和存储器。

技术介绍

[0002]目前，阻变型存储单元大多采用1T1R(1 Transistor 1 Resistor，一个晶体管一个电阻器)结构，包括一个晶体管和一个阻变元件，晶体管的面积远远大于阻变元件，1T1R阻变型存储单元存在存储密度小的问题。

技术实现思路

[0003]本专利技术旨在至少在一定程度上解决上述技术中的技术问题之一。
[0004]为此，本专利技术的第一个目的在于提出一种混合型存储单元，相较于相关技术中阻变型存储单元包括晶体管和阻变元件，本方案中可用晶体管型存储元件替换阻变型存储单元中的晶体管，以生成混合型存储单元，混合型存储单元的存储密度更大。
[0005]本专利技术的第二个目的在于提出一种存储器。
[0006]本专利技术第一方面实施例提出了一种混合型存储单元，包括：晶体管型存储元件、阻变元件、位线端口、源线端口和字线端口；其中，所述阻变元件的一端与所述位线端口连接，所述阻变元件的另一端与所述晶体管型存储元件的一端连接，所述晶体管型存储元件的另一端与所述源线端口连接，所述晶体管型存储元件的控制端与所述字线端口连接。
[0007]本专利技术实施例的混合型存储单元，包括晶体管型存储元件、阻变元件、位线端口、源线端口和字线端口，其中，阻变元件的一端与位线端口连接，阻变元件的另一端与晶体管型存储元件的一端连接，晶体管型存储元件的另一端与源线端口连接，晶体管型存储元件的控制端与字线端口连接。由此，相较于相关技术中阻变型存储单元包括晶体管和阻变元件，本方案中可用晶体管型存储元件替换阻变型存储单元中的晶体管，以生成混合型存储单元，混合型存储单元的存储密度更大。
[0008]另外，根据本专利技术上述实施例提出的混合型存储单元还可以具有如下附加的技术特征：
[0009]在本专利技术的一个实施例中，在所述晶体管型存储元件处于高阈值电压状态，且所述阻变元件处于高阻状态或者低阻状态的情况下，所述混合型存储单元处于第一存储状态；或者，在所述晶体管型存储元件处于低阈值电压状态，且所述阻变元件处于高阻状态的情况下，所述混合型存储单元处于第二存储状态；或者，在所述晶体管型存储元件处于低阈值电压状态，且所述阻变元件处于低阻状态的情况下，所述混合型存储单元处于第三存储状态。
[0010]在本专利技术的一个实施例中，所述混合型存储单元在读取操作时的读电压为所述字线端口的输入电压与所述源线端口的输入电压之间的差值；在所述晶体管型存储元件的阈值电压大于所述读电压的情况下，所述晶体管型存储元件处于高阈值电压状态；或者，在所述阈值电压小于所述读电压的情况下，所述晶体管型存储元件处于低阈值电压状态。
[0011]在本专利技术的一个实施例中，在所述混合型存储单元在读取操作时的读取电流小于第一参考电流的情况下，所述混合型存储单元处于第一存储状态；或者，在所述读取电流大于所述第一参考电流，且小于第二参考电流的情况下，所述混合型存储单元处于第二存储状态；或者，在所述读取电流大于所述第二参考电流的情况下，所述混合型存储单元处于第三存储状态。
[0012]在本专利技术的一个实施例中，在所述晶体管型存储元件处于高阈值电压状态的情况下，所述读取电流小于所述第一参考电流；或者，在所述晶体管型存储元件处于低阈值电压状态的情况下，所述读取电流为所述阻变元件两端的电压与所述阻变元件的阻值的比值。
[0013]在本专利技术的一个实施例中，所述阻变元件两端的电压基于所述位线端口的输入电压、所述源线端口的输入电压以及所述晶体管型存储元件的电压降确定。
[0014]本专利技术第二方面实施例提出了一种存储器，包括本专利技术第一方面实施例所述的混合型存储单元。
[0015]本专利技术实施例的存储器，包括混合型存储单元，相较于相关技术中阻变型存储单元包括晶体管和阻变元件，本方案中可用晶体管型存储元件替换阻变型存储单元中的晶体管，以生成混合型存储单元，混合型存储单元的存储密度更大，进而存储器的存储密度更大。
[0016]本专利技术附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本专利技术的实践了解到。
附图说明
[0017]本专利技术上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
[0018]图1为根据本专利技术一个实施例的混合型存储单元的结构示意图；
[0019]图2为根据本专利技术一个实施例的混合型存储单元的读取电流、字线端口的输入电压的示意图；
[0020]图3为根据本专利技术一个实施例的存储器的结构示意图。
具体实施方式
[0021]下面详细描述本专利技术的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本专利技术，而不能理解为对本专利技术的限制。
[0022]下面结合附图来描述本专利技术实施例的混合型存储单元和存储器。
[0023]图1为根据本专利技术一个实施例的混合型存储单元的结构示意图。
[0024]如图1所示，本专利技术实施例的混合型存储单元100，包括晶体管型存储元件1、阻变元件2、位线(Bit Line，BL)端口3、源线(Source Line，SL)端口4和字线(Word Line，WL)端口5。应说明的是，晶体管型存储元件1、阻变元件2均具有存储功能，晶体管型存储元件1包括晶体管，阻变元件2的阻值可变。
[0025]本专利技术的实施例中，阻变元件2的一端与位线端口3连接，阻变元件2的另一端与晶体管型存储元件1的一端连接，晶体管型存储元件1的另一端与源线端口4连接，晶体管型存
储元件1的控制端与字线端口5连接。
[0026]需要说明的是，对晶体管型存储元件1的类别均不做过多限定，比如，晶体管型存储元件1可为MOSFET(Metal
‑
Oxide
‑
Semiconductor Field
‑
Effect Transistor，金属
‑
氧化物半导体场效应晶体管)型存储元件，其中，MOSFET型存储元件包括但不限于浮栅晶体管型存储元件、SONOS(Silicon
‑
Oxide Nitride
‑
Oxide
‑
Semiconductor，氧化硅
‑
氮化物
‑
氧化物
‑
半导体)晶体管型存储元件、MONOS(Metal
‑
Oxide
‑
Nitride
‑
Oxide
‑
Semiconductor，金属
‑
氮化物
‑
氧化物
‑
半导体)晶体管型存储元件。
[0027]在一种实施方式中，晶体管型存储元件1为MOSFET本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种混合型存储单元，其特征在于，包括：晶体管型存储元件、阻变元件、位线端口、源线端口和字线端口；其中，所述阻变元件的一端与所述位线端口连接，所述阻变元件的另一端与所述晶体管型存储元件的一端连接，所述晶体管型存储元件的另一端与所述源线端口连接，所述晶体管型存储元件的控制端与所述字线端口连接。2.根据权利要求1所述的混合型存储单元，其特征在于，在所述晶体管型存储元件处于高阈值电压状态，且所述阻变元件处于高阻状态或者低阻状态的情况下，所述混合型存储单元处于第一存储状态；或者，在所述晶体管型存储元件处于低阈值电压状态，且所述阻变元件处于高阻状态的情况下，所述混合型存储单元处于第二存储状态；或者，在所述晶体管型存储元件处于低阈值电压状态，且所述阻变元件处于低阻状态的情况下，所述混合型存储单元处于第三存储状态。3.根据权利要求2所述的混合型存储单元，其特征在于，所述混合型存储单元在读取操作时的读电压为所述字线端口的输入电压与所述源线端口的输入电压之间的差值；在所述晶体管型存储元件的阈值电压大于所述读电压的情况下，所述晶体管型存储元件处于高阈值电压状态；或者，...

【专利技术属性】
技术研发人员：许天辉，马向超，王坤，
申请(专利权)人：北京新忆科技有限公司，
类型：发明
国别省市：