偏置结构包括连接到第一NMOS晶体管和第二NMOS晶体管的栅极结构的参考电压节点、包括偏置电压的偏置电压节点、以及第一运算放大器，该第一运算放大器具有连接到参考电压的第一输入、连接到第一NMOS晶体管的漏极的第二输入以及连接到第一PMOS晶体管和第二PMOS晶体管的栅极结构的输出。偏置结构还包括第二运算放大器，其具有连接到参考电压的第一输入、连接到第二NMOS晶体管的漏极的第二输入、以及连接到第三NMOS晶体管和偏置电压节点的栅极结构的输出。第一NMOS晶体管匹配集成电路设备的差分对的晶体管。差分对的晶体管。差分对的晶体管。
【技术实现步骤摘要】
【国外来华专利技术】用于保持连续时间线性均衡器的增益的电路和方法
[0001]相关申请的交叉引用
[0002]本申请要求于2020年11月16日提交的美国专利申请号17/099,183和于2019年12月6日提交的美国临时专利申请号62/944,817的权益，这些申请的公开内容通过引用整体并入本文。
[0003]本申请一般地涉及数据接收器，并且更具体地涉及具有模拟均衡器的数据接收器。
技术介绍
[0004]诸如可变增益放大器(VGA)和连续时间线性均衡器(CTLE)之类的差分信号处理电路接收特定频率相关增益并将其施加到输入差分信号以生成输出差分信号。通常在输入晶体管(例如，场效应晶体管(FET))的控制端子(例如，栅极)处接收输入差分信号，并且在输入晶体管的其他端子(例如，漏极)处生成输出差分信号。
[0005]差分信号的有效直流(DC)电压电平通常被称为共模电压。共模电压一般是差分信号的正负分量的电压电平之间的平均电压。共模电压影响差分信号被施加到的设备的工作点。如果共模电压发生变化，则设备的工作点会发生变化，这可能有不良后果。
[0006]在差分信号处理电路的上下文中，施加到输入晶体管的输入差分信号可能具有由于多种原因而变化的共模电压。由差分信号处理电路施加到输入差分信号的增益导致输出差分信号具有随输入差分信号的共模电压而变化的共模电压。此外，差分信号处理电路本身的工艺变化也可能导致共模电压变化。结果，输入晶体管受到变化的共模电压电平，这具有降低差分信号处理电路的增益和峰值控制的不利后果。另外，输出差分信号的变化的共模电压可能不利地影响差分信号处理电路下游的一个或多个设备的操作。
技术实现思路
[0007]根据一种实现，接收器电路包括：模拟均衡器，该模拟均衡器包括与第一电阻器并与第一电流源串联的第一晶体管；以及偏置电路，该偏置电路包括与第二电流源串联的第二晶体管，该偏置电路还包括在第二电流源和第三晶体管之间的第二电阻器、具有被耦合到第二晶体管的栅极的第一输入和被耦合到第三晶体管的源极的第二输入的第一运算放大器(op amp)、具有被耦合到第二晶体管的栅极的第三输入和被耦合到第二晶体管的漏极的第四输入的第二运算放大器，第二运算放大器的输出向第一电流源并向第二电流源提供栅极电压
[0008]根据一个实现，一种用于操作均衡器电路的方法包括：在具有被布置在电流镜的分开支路中的第一晶体管和第二晶体管的第一偏置电路处，维持第一晶体管的漏极电压和第二晶体管的漏极电压等于第一晶体管的栅极电压；由与电流镜的支路串联的第一电流源生成电流，其中第一电流源的栅极电压由第一运算放大器(op amp)提供，该第一运算放大
器被设置在第一晶体管的栅极和第二晶体管的漏极之间；以及将栅极电压施加到均衡器电路内的第二电流源。
[0009]根据另一实现，一种半导体芯片包括：第一偏置电路，具有被布置在第一电流镜中的第一晶体管和第二晶体管，该第一偏置电路还具有被耦合到第一晶体管和第二晶体管的第一电流源，该第一偏置电路还具有第一运算放大器(op amp)，该第一运算放大器被耦合到第二晶体管的漏极和第一晶体管的栅极并且被耦合以将第一偏置电压输出到第一电流源的栅极；第二偏置电路，具有第二运算放大器，该第二运算放大器被耦合以将第二偏置电压输出到第三晶体管的栅极；以及均衡器电路，具有被布置在第二电流镜中的第四晶体管和第五晶体管，第四晶体管与第二电流源串联，第二电流镜通过第六晶体管被耦合到电源轨，其中第二电流源被耦合到第一偏置电压，并且其中第六晶体管被耦合到第二偏置电压。
[0010]根据另一实现，一种在半导体芯片中的数据接收器，该数据接收器包括：用于对差分数据信号进行整形的部件，对差分数据信号进行整形包括对差分数据信号施加增益，其中该增益等于第一晶体管的跨导乘以电阻；用于调整通过第一晶体管的电流的部件，包括用于将偏置电压施加到整形部件中的电流源的部件，其中偏置电压施加部件包括：第二晶体管和第三晶体管，被布置在电流镜架构中；以及第一运算放大器(op amp)，被耦合到第二晶体管的漏极并且被第三晶体管的栅极，并且具有被配置为调整偏置电压的反馈回路；以及用于对差分数据信号进行解串行的部件。
[0011]根据另一实现，偏置结构包括：参考电压节点，被连接到第一NMOS晶体管和第二NMOS晶体管的栅极结构；包括偏置电压的偏置电压节点；第一运算放大器，具有：被连接到参考电压的第一输入；被连接到第一NMOS晶体管的漏极的第二输入；以及被连接到第一PMOS晶体管和第二PMOS晶体管的栅极结构的输出；以及第二运算放大器，具有：被连接到参考电压的第一输入；被连接到第二NMOS晶体管的漏极的第二输入；被连接到第三NMOS晶体管和偏置电压节点的栅极结构的输出；其中第一NMOS晶体管匹配集成电路设备的差分对的晶体管。
附图说明
[0012]图1是根据一种实现的示例数据传输和接收电路的图示。
[0013]图2是根据一种实现的示例芯片到芯片数据传送架构的图示，包括如图1中的多个数据传输和接收电路。
[0014]图3是可以执行根据各种实现的方法的示例偏置发生器的图示。
[0015]图4是根据一种实现的可以利用来自图3的偏置电流发生器的偏置电流的示例连续时间线性均衡器的图示。
[0016]图5是根据一种实现的可以与图4的均衡器一起使用的示例偏置发生器的图示。
[0017]图6图示了根据一种实现在不同频率下的不同PVT拐点处的一致增益的改进。
[0018]图7图示了根据一种实现的在不同PVT拐点处的一致增益的改进。
[0019]图8是根据一种实现的操作均衡器(诸如图4的均衡器)的示例方法的图示。
具体实施方式
[0020]根据本文所述的原理，对连续时间线性均衡器(CTLE)进行了改进，以便改进在各
种工艺、电压、温度(PVT)拐点处的增益和共模电压的一致性。集成电路会受到影响电路运行情况的变化。例如，在制造集成电路时，制造工艺可能会略有变化。而且，有时电路可能在一定范围的电压和温度上操作。这些变化的条件中的每一个都可能影响电路执行情况。这些工艺变化的极端可以被称为PVT拐点。希望电路在不同的PVT拐点处(换句话说，在不同的条件下)执行良好。
[0021]本文所描述的CTLE可以被用作例如串行解串器(SerDes)接收器的部分。CTLE在SerDes电路中起到抵消信道损耗的作用。对于特定的信道，损耗对于特定的感兴趣频率可能是固定的。然而，对于一些传统的CTLE，增益在PVT拐点上在感兴趣的低频和高频(例如Nyquist频率)(例如，10GHz，对于20
‑
Gb/s数据速率)处都会发生变化。这种增益变化的处理成本可能很高，并且会对电路性能产生不利影响。需要一种在不同PVT拐点处保持CTLE增益恒定的机制。
[0022]一些方法利用恒定跨导乘以电阻(gm*R)结构来生成用于CTLE的偏置电流，以使得在PVT拐点上的增益gm*R将是常数。但是由于本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】1.一种接收器电路，包括：模拟均衡器，所述模拟均衡器包括与第一电阻器并与第一电流源串联的第一晶体管；以及偏置电路，所述偏置电路包括与第二电流源串联的第二晶体管，所述偏置电路还包括在所述第二电流源和第三晶体管之间的第二电阻器、具有被耦合到所述第二晶体管的栅极的第一输入和被耦合到所述第三晶体管的源极的第二输入的第一运算放大器(op amp)、具有被耦合到所述第二晶体管的栅极的第三输入和被耦合到所述第二晶体管的漏极的第四输入的第二运算放大器，所述第二运算放大器的输出向所述第一电流源并向所述第二电流源提供栅极电压。2.根据权利要求1所述的接收器电路，还包括：具有第三运算放大器的附加偏置电路，所述第三运算放大器提供用于第四晶体管的栅极电压并从所述第四晶体管接收参考电压和反馈电压，其中用于所述第四晶体管的所述栅极电压被提供给第五晶体管，所述第五晶体管与所述第一晶体管和所述第一电流源串联。3.根据权利要求1所述的接收器电路，其中所述第二晶体管是所述第一晶体管的复制品，并且其中所述第二电流源是所述第一电流源的复制品。4.根据权利要求1所述的接收器电路，其中所述第二电阻器包括所述第一电阻器的复制品。5.根据权利要求1所述的接收器电路，其中所述第二晶体管的所述栅极被耦合到带隙电压发生器的输出。6.根据权利要求1所述的接收器电路，其中所述第一晶体管包括被耦合到来自传输线的数据输入的栅极。7.根据权利要求1所述的接收器电路，其中所述第一晶体管和所述第一电流源是电流镜的第一支路的部分，所述电流镜具有第二支路，其中所述第一支路被耦合到差分数据信号的第一部分，并且其中所述第二支路被耦合到所述差分数据信号的第二部分。8.根据权利要求1所述的接收器电路，其中所述第一晶体管被设置在所述第一电阻器和所述第一电流源之间。9.根据权利要求1所述的接收器电路，其中所述第一电流源被设置在所述第一晶体管和接地之间。10.根据权利要求1所述的接收器电路，其中偏置电路包括电流镜，并且其中所述第二晶体管被设置在所述电流镜的第一支路内并且所述第三晶体管和所述第二电阻器被设置在所述电流镜的第二支路内，进一步，其中所述第二电流源被设置在所述第二电阻器和接地之间。11.一种用于操作均衡器电路的方法，所述方法包括：在具有被布置在电流镜的分开支路中的第一晶体管和第二晶体管的第一偏置电路处，维持所述第一晶体管的漏极电压和所述第二晶体管的漏极电压等于所述第一晶体管的栅极电压；由与所述电流镜的支路串联的第一电流源生成电流，其中所述第一电流源的栅极电压由第一运算放大器(op amp)提供，所述第一运算放大器被设置在所述第一晶体管的栅极和所述第二晶体管的漏极之间；以及
将所述栅极电压施加到所述均衡器电路内的第二电流源。12.根据权利要求11所述的方法，还包括：在工艺拐点、工作电压和工作温度的范围内维持所述第一偏置电路的跨导乘以电阻(gm*R)恒定；以及维持所述均衡器电路的gm*R等于所述第一偏置电路的所述gm*R。13.根据权利要求11所述的方法，还包括：在第二偏置电路处，为所述均衡器电路内的第三晶体管的栅极生成偏置电压，其中生成所述偏置电压包括：维持所述均衡器电路的共模电压与所述第二偏置电路的共模电压相同。14.一种半导体芯片，包括：第一偏置电路，具有被布置在第一电流镜...
【专利技术属性】
技术研发人员：李淼，孙立，刘浩，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。