芯片、主控芯片、芯片通信方法、芯片阵列及相关设备技术

本发明专利技术公开了一种芯片、主控芯片、芯片通信方法、芯片阵列及相关设备，其中，本发明专利技术提供的芯片包括基于多线接口协议的配置接口从机模块；上述配置接口从机模块用于接收主控芯片发送的使能信号，并响应于上述使能信号，接收上述主控芯片发送的输入数据，其中，上述输入数据的格式为预设的通信命令格式。本发明专利技术提供的芯片作为通信中的从机，可以通过配置接口从机模块接收使能信号，并响应于上述使能信号接收主控芯片发送的输入数据，从而使得与主控芯片进行通信的过程中不必依赖于时钟产生模块生成的本地时钟，不必维持时钟产生模块常开，有利于降低芯片的功耗。有利于降低芯片的功耗。有利于降低芯片的功耗。

【技术实现步骤摘要】
芯片、主控芯片、芯片通信方法、芯片阵列及相关设备


[0001]本专利技术涉及数据通信传输
，尤其涉及的是一种芯片、主控芯片、芯片通信方法、芯片阵列及相关设备。

技术介绍

[0002]随着科学技术的发展，尤其是半导体技术的发展，芯片的运用越来越广泛，而芯片间的通信方式也备受关注。目前，芯片上通常集成多线接口协议，通过配置接口实现芯片间通信，且通常以主从方式工作，在通信过程中包括一个配置有主机通信接口的主控芯片和一个或多个配置有从机通信接口的芯片。
[0003]现有技术中，配置有从机通信接口的芯片(即作为从机的芯片)通常都有用于产生本地时钟的时钟产生模块(例如锁相环电路)，基于本地时钟实现与主控芯片(即作为主机的芯片)的数据同步和通信。现有技术的问题在于，作为从机的芯片与主控芯片之间的通信依赖于时钟产生模块生成的本地时钟，因此作为从机的芯片内部的时钟产生模块必须常开，不利于降低芯片的功耗。
[0004]因此，现有技术还有待改进和发展。

技术实现思路

[0005]本专利技术的主要目的在于提供一种芯片、主控芯片、芯片通信方法、芯片阵列及相关设备，旨在解决现有技术中作为从机的芯片与主控芯片之间的通信依赖于时钟产生模块生成的本地时钟，芯片内部的时钟产生模块必须常开，不利于降低功耗的问题。
[0006]为了实现上述目的，本专利技术第一方面提供一种芯片，上述芯片包括：
[0007]基于多线接口协议的配置接口从机模块；
[0008]上述配置接口从机模块用于接收主控芯片发送的使能信号，并响应于上述使能信号，接收上述主控芯片发送的输入数据，其中，上述输入数据的格式为预设的通信命令格式。
[0009]可选的，上述通信命令格式包括操作符、地址区、数据区以及校验区。
[0010]可选的，上述配置接口从机模块包括：
[0011]使能信号输入端，数据接收移位寄存器，以及数据译码单元，上述数据接收移位寄存器分别与上述使能信号输入端和上述数据译码单元通信连接；
[0012]上述使能信号输入端用于接收上述使能信号；
[0013]上述数据接收移位寄存器用于响应于上述使能信号的下降沿接收上述主控芯片发送的输入数据；
[0014]上述数据译码单元用于基于上述输入数据生成配置信号。
[0015]可选的，上述配置接口从机模块还包括：
[0016]数据发送移位寄存器，上述数据发送移位寄存器与上述数据接收移位寄存器通信连接，用于基于上述输入数据生成输出数据，并向上述主控芯片发送上述输出数据，以触发
上述主控芯片基于上述输出数据的校验区的字段对上述输出数据进行校验；
[0017]其中，上述输出数据的格式为上述通信命令格式。
[0018]可选的，上述芯片还包括：
[0019]控制模块，ADC模块，以及数据格式生成模块，上述控制模块分别与上述配置接口从机模块、上述ADC模块及上述数据格式生成模块通信连接，且上述ADC模块与上述数据格式生成模块通信连接；
[0020]上述控制模块用于获取上述配置信号，基于上述配置信号对上述ADC模块进行配置；
[0021]上述ADC模块用于获取模拟输入信号并将上述模拟输入信号转换成数字信号；
[0022]上述数据格式生成模块用于基于上述数字信号和预设的数据包格式生成数字信号包，并将上述数字信号包发送给上述主控芯片，其中，上述数据包格式包括同步包头、数字信号数据区以及芯片状态信息区。
[0023]可选的，上述配置接口从机模块的通信协议包括四线接口协议。
[0024]本专利技术第二方面提供一种主控芯片，用于与上述任意一种芯片进行数据通信，上述主控芯片包括：
[0025]基于多线接口协议的配置接口主机模块；
[0026]上述配置接口主机模块用于生成使能信号和输入数据，并向上述芯片发送上述使能信号和上述输入数据；
[0027]其中，上述输入数据的格式为预设的通信命令格式。
[0028]可选的，上述通信命令格式包括操作符、地址区、数据区以及校验区。
[0029]可选的，上述配置接口主机模块还用于：
[0030]接收上述芯片发送的输出数据，并基于上述输出数据的校验区的字段对上述输出数据进行校验；
[0031]其中，上述输出数据的格式为上述通信命令格式。
[0032]可选的，上述配置接口主机模块的通信协议包括四线接口协议。
[0033]本专利技术第三方面提供一种芯片通信方法，应用于上述任意一种主控芯片，上述方法包括：
[0034]主控芯片生成使能信号和输入数据，并向芯片发送上述使能信号和上述输入数据，以触发上述芯片接收上述使能信号，并响应于上述使能信号，接收上述输入数据；
[0035]其中，上述输入数据的格式为预设的通信命令格式。
[0036]可选的，上述通信命令格式包括操作符、地址区、数据区以及校验区。
[0037]可选的，上述方法还包括：
[0038]上述主控芯片接收上述芯片返回的输出数据，并基于上述输出数据的校验区的字段对上述输出数据进行校验，其中，上述输出数据的格式为上述通信命令格式。
[0039]本专利技术第四方面提供一种芯片通信方法，应用于上述任意一种芯片，上述方法包括：
[0040]芯片接收主控芯片发送的使能信号，并响应于上述使能信号，接收上述主控芯片发送的输入数据，其中，上述输入数据的格式为预设的通信命令格式。
[0041]可选的，上述芯片接收主控芯片发送的使能信号，并响应于上述使能信号，接收上
述主控芯片发送的输入数据，包括：
[0042]上述芯片接收主控芯片发送的使能信号；
[0043]上述芯片响应于上述使能信号的下降沿，接收上述输入数据。
[0044]可选的，上述通信命令格式包括操作符、地址区、数据区以及校验区。
[0045]可选的，上述方法还包括：
[0046]上述芯片基于上述输入数据生成输出数据，并向上述主控芯片发送上述输出数据，以触发上述主控芯片基于上述输出数据的校验区的字段对上述输出数据进行校验；
[0047]其中，上述输出数据的格式为上述通信命令格式。
[0048]本专利技术第五方面提供一种芯片阵列，包括一个上述主控芯片，以及至少两个上述芯片：
[0049]上述芯片阵列中，各上述芯片以预设的链式拓扑结构通信连接；
[0050]上述主控芯片用于生成使能信号和输入数据，向各上述芯片发送上述使能信号，以及，向上述链式拓扑结构中的第一个芯片发送上述输入数据，以触发上述链式拓扑结构中的第一个芯片响应于上述使能信号，接收上述输入数据并基于上述链式拓扑结构逐级传递上述输入数据；
[0051]其中，上述输入数据的格式为预设的通信命令格式。
[0052]可选的，上述链式拓扑结构中的第N个芯片的数据输入端与第N
‑
1个芯片的数据输出端连接，第N个芯片的数据输出端与本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片，其特征在于，所述芯片包括：基于多线接口协议的配置接口从机模块；所述配置接口从机模块用于接收主控芯片发送的使能信号，并响应于所述使能信号，接收所述主控芯片发送的输入数据，其中，所述输入数据的格式为预设的通信命令格式。2.根据权利要求1所述的芯片，其特征在于，所述通信命令格式包括操作符、地址区、数据区以及校验区。3.根据权利要求2所述的芯片，其特征在于，所述配置接口从机模块包括：使能信号输入端，数据接收移位寄存器，以及数据译码单元，所述数据接收移位寄存器分别与所述使能信号输入端和所述数据译码单元通信连接；所述使能信号输入端用于接收所述使能信号；所述数据接收移位寄存器用于响应于所述使能信号的下降沿接收所述主控芯片发送的输入数据；所述数据译码单元用于基于所述输入数据生成配置信号。4.根据权利要求3所述的芯片，其特征在于，所述配置接口从机模块还包括：数据发送移位寄存器，所述数据发送移位寄存器与所述数据接收移位寄存器通信连接，用于基于所述输入数据生成输出数据，并向所述主控芯片发送所述输出数据，以触发所述主控芯片基于所述输出数据的校验区的字段对所述输出数据进行校验；其中，所述输出数据的格式为所述通信命令格式。5.根据权利要求3所述的芯片，其特征在于，所述芯片还包括：控制模块，ADC模块，以及数据格式生成模块，所述控制模块分别与所述配置接口从机模块、所述ADC模块及所述数据格式生成模块通信连接，且所述ADC模块与所述数据格式生成模块通信连接；所述控制模块用于获取所述配置信号，基于所述配置信号对所述ADC模块进行配置；所述ADC模块用于获取模拟输入信号并将所述模拟输入信号转换成数字信号；所述数据格式生成模块用于基于所述数字信号和预设的数据包格式生成数字信号包，并将所述数字信号包发送给所述主控芯片，其中，所述数据包格式包括同步包头、数字信号数据区以及芯片状态信息区。6.根据权利要求1
‑
5任意一项所述的芯片，其特征在于，所述配置接口从机模块的通信协议包括四线接口协议。7.一种主控芯片，其特征在于，所述主控芯片用于与权利要求1
‑
6任意一项所述的芯片进行数据通信，所述主控芯片包括：基于多线接口协议的配置接口主机模块；所述配置接口主机模块用于生成使能信号和输入数据，并向所述芯片发送所述使能信号和所述输入数据；其中，所述输入数据的格式为预设的通信命令格式。8.根据权利要求7所述的主控芯片，其特征在于，所述通信命令格式包括操作符、地址区、数据区以及校验区。9.根据权利要求8所述的主控芯片，其特征在于，所述配置接口主机模块还用于：接收所述芯片发送的输出数据，基于所述输出数据的校验区的字段对所述输出数据进
行校验；其中，所述输出数据的格式为所述通信命令格式。10.根据权利要求7所述的主控芯片，其特征在于，所述配置接口主机模块的通信协议包括四线接口协议。11.一种芯片通信方法，其特征在于，所述方法应用于权利要求7
‑
10任意一项所述的主控芯片，所述方法包括：主控芯片生成使能信号和输入数据，并向芯片发送所述使能信号和所述输入数据，以触发所述芯片接收所述使能信号，并响应于所述使能信号，接收所述输入数据；其中，所述输入数据的格式为预设的通信命令格式。12.根据权利要求11所述的芯片通信方法，其特征在于，所述通信命令格式包括操作...

【专利技术属性】
技术研发人员：唐海琪，
申请(专利权)人：TCL科技集团股份有限公司，
类型：发明
国别省市：