一种低噪声带隙基准电路制造技术

本发明专利技术公开了一种低噪声带隙基准电路，涉及硅基电源领域。该电路包括偏置电流产生模块、稳定性补偿模块、带隙基准电压产生模块；偏置电流产生模块包括第一~第六晶体管、第一~第二三极管、第一~第三电阻；稳定性补偿模块包括第四电阻和第一电容；带隙基准电压产生模块包括第七~第八晶体管、第五~第九电阻、第三~第四三极管。本发明专利技术适于CMOS工艺实现，具有输出噪声电压低、温度特性高、架构简单的特点，可以实现低噪声的带隙基准电路。现低噪声的带隙基准电路。现低噪声的带隙基准电路。

A low noise bandgap reference circuit

【技术实现步骤摘要】
一种低噪声带隙基准电路


[0001]本专利技术属于模拟电路领域，尤其涉及硅基电源领域，具体为一种低噪声带隙基准电路。

技术介绍

[0002]在成本、集成度和功耗等方面因素的推动下CMOS工艺技术突飞猛进。高速高精度ADC、低噪声时钟、低噪声射频收发系统对低噪声电源提出越来越高的要求。
[0003]带隙基准电路是目前唯一可以产生一种与工艺、温度、供电电压无关的基准电压源的途径。当前阶段，主要通过三极管与放大器的虚短特性完成该电路，但是放大器的噪声会串扰到电压输出端，当使用该电压源供电，带隙基准噪声会注入到线性稳压电路(LDO)和电压电流转换电路(VTOI)，当使用这些模块供电时，噪声不可避免引入功能系统中，造成性能的下降。当前降低带隙基准电路的一种技术叫斩波技术，通过开关混频将低频噪声混入高频滤除，降低低频噪声，而斩波技术会造成额外功耗与电路结构的复杂性。

技术实现思路

[0004]有鉴于此，本专利技术提供一种适用于CMOS工艺的、可以实现低噪声的带隙基准电路。
[0005]为了实现上述目的，本专利技术采用如下技术本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低噪声带隙基准电路，其特征在于，包括偏置电流产生模块（100）、稳定性补偿模块（200）以及带隙基准电压产生模块（300）；所述偏置电流产生模块（100）包括第一晶体管（101）、第二晶体管（102）、第三晶体管（103）、第四晶体管（105）、第五晶体管（107）、第六晶体管（110）、第一三极管（106）、第二三极管（108）、第一电阻（104）、第二电阻（109）、第三电阻（111）；第一晶体管（101）、第二晶体管（102）的源极连接电源，第一晶体管（101）的栅极与漏极同时连接第二晶体管（102）的栅极和第三晶体管（103）的漏极；第三晶体管（103）的栅极同时连接第二晶体管（102）的漏极和第四晶体管（105）的栅极与漏极；第一电阻（104）的一端连接第三晶体管（103）的源极，另一端连接第一三极管（106）的基极与集电极，第一三极管（106）的发射极连接第二电阻（109）的一端，第二电阻（109）的另一端接地；第五晶体管（107）的栅极与漏极同时连接第四晶体管（105）的源极与第二三极管（108）的集电极；第五晶体管（107）的源极连接第六晶体管（110）的栅极与漏极，第六晶体管（110）的源极接地；第二三极管（108）的发射极连接第三电阻（111）的一端，第三电阻（111）的另一端接地；所述稳定性补偿模块（200）包括第四电阻（201）和第一电容（202）；第四电阻（201）的一端连接第四晶体管（105）的漏极，另一段连接第一电容的一端，第...

【专利技术属性】
技术研发人员：王尧，程理丽，贾世旺，赵飞，韩威，
申请(专利权)人：中国电子科技集团公司第五十四研究所，
类型：发明
国别省市：