一种SiCMOSFET串扰抑制驱动电路制造技术

一种SiC MOSFET串扰抑制驱动电路，涉及电力电子技术领域。本发明专利技术是为了解决SiCMOSFET对线路的寄生参数敏感，器件高速动作会引发串扰，进而不适用于传统的SiMOSFET驱动电路的问题。本发明专利技术所述的一种SiC MOSFET串扰抑制驱动电路，在每个桥臂SiC MOSFET的栅源极之间均设有一组并联分压结构，所述并联分压结构包括电容C1、电阻R1和电阻R4，电容C1的一端、电阻R1的一端和电阻R4的一端均与SiC MOSFET的栅极相连，电容C1的另一端、电阻R1的另一端和电阻R4的另一端均与SiC MOSFET的源极相连。MOSFET的源极相连。MOSFET的源极相连。

A driving circuit of sicmosfet crosstalk suppression

【技术实现步骤摘要】
一种SiC MOSFET串扰抑制驱动电路


[0001]本专利技术属于电力电子
，尤其涉及SiC MOSFET串扰抑制驱动电路。

技术介绍

[0002]SiC材料在场强、能隙、热导率等方面有着数倍于传统的Si材料的性能，这使得第三代宽禁带半导体SiC器件更适用于高压、高温、高频的工作场合，能满足电力电子技术的发展需求，成为未来大功率变换器的优先选择。相比于传统大功率的Si MOSFET，SiC MOSFET更耐高压的同时又有着高开关速度，非常适于高压高频应用。然而，更高的电压和开关频率意味着更大的dv/dt(电压变化率)和di/dt(电流变化率)，导致SiC MOSFET相比于Si MOSFET对线路的寄生参数更为敏感。因此，传统的Si MOSFET驱动电路往往不适用于SiC MOSFET，需要重新针对SiC MOSFET特性设计相应的驱动。此外，在桥式电路中，克服器件高速动作引发的串扰问题也变得更为重要。

技术实现思路

[0003]本专利技术是为了解决SiC MOSFET对线路的寄生参数敏感，器件高速动作会引发串扰，进而不适用于传统的Si MOSFET驱动电路的问题，现提供一种SiC MOSFET串扰抑制驱动电路。
[0004]一种SiC MOSFET串扰抑制驱动电路，在每个桥臂SiC MOSFET的栅源极之间均设有一组并联分压结构，所述并联分压结构包括电容C1、电阻R1和电阻R4，电容C1的一端、电阻R1的一端和电阻R4的一端均与SiC MOSFET的栅极相连，电容C1的另一端、电阻R1的另一端和电阻R4的另一端均与SiC MOSFET的源极相连。
[0005]进一步的，电容C1的两端并联有PNP三极管Q1，PNP三极管Q1的发射极连接电容C1的一端，PNP三极管Q1的集电极连接电容C1的另一端，PNP三极管Q1的基极连接SiC MOSFET的栅极。
[0006]进一步的，在每个桥臂SiC MOSFET的栅源极之间均并联有电容C2和电容C3，电容C2与SiC MOSFET的栅极之间串联有NPN三极管Q2，电容C3与SiC MOSFET的栅极之间串联有PNP三极管Q3。
[0007]进一步的，SiC MOSFET的栅极分别连接NPN三极管Q2的发射极与基极、以及PNP三极管Q3的发射极与基极，NPN三极管Q2的集电极连接电容C2的一端，PNP三极管Q3的集电极连接电容C3的一端，电容C2的另一端和电容C3的另一端同时连接SiC MOSFET的源极。
[0008]进一步的，PNP三极管Q3的发射极和基极之间串联有驱动电阻Rg。
[0009]进一步的，NPN三极管Q2的集电极和电容C2的一端之间串联有快恢复二极管D2，
[0010]快恢复二极管D2的正极与电容C2的一端相连，快恢复二极管D2的负极与NPN三极管Q2的集电极相连。
[0011]进一步的，电容C2的两端并联有电阻R2，电容C3的两端并联有电阻R3。
[0012]进一步的，电容C1的两端并联有稳压二极管D1，稳压二极管D1的正极与电容C1的
一端相连，稳压二极管D1的负极与电容C1的另一端相连。
[0013]进一步的，并联分压结构产生的最大放电电流在流经驱动电阻Rg产生的电压小于0.7V。
[0014]进一步的，驱动电阻Rg两端电压的最大值大于0.7V。
[0015]本专利技术所述的一种SiC MOSFET串扰抑制驱动电路，电容C1、电阻R1和电阻R4构成的并联分压结构，当驱动电路关断时，能够在电容C1两端产生关断负压，有效的抑制开通瞬态的正向串扰，同时还能减小对驱动芯片高速的要求。为防止负压加重关断瞬态的负向串扰，在电容C1两端并联有PNP三级管Q1，使负向串扰通过PNP三极管Q1将电容C1短路，降低了负压关断的负面影响。将电容C2和电容C3并联在SiC MOSFET的栅源极之间，分别利用NPN三极管Q2和PNP三极管Q3控制其仅在开关瞬态并入驱动回路，分走部分位移电流的同时，最大程度地降低了并联电容在导通和关断期间带来的负面影响。利用串扰在驱动电阻Rg两端产生的尖峰电压来驱动三个三极管的通断。快恢复二极管D2能够防止MOSFET正常工作时并入电容C2。当电容C1两端电压阶跃时，会产生几百安的电流脉冲，而加入了稳压二极管D1，就能够有效抑制这个电流脉冲。电阻R2和电阻R3抑制了在电容C2和电容C3上因电压阶跃产生的电流脉冲。
附图说明
[0016]图1为本专利技术所述的一种SiC MOSFET串扰抑制驱动电路结构图；
[0017]图2为开关MOS_H开通瞬态期间开关MOS_L栅极驱动回路串扰抑制过程示意图；
[0018]图3为开关MOS_H关断瞬态期间开关MOS_L栅极驱动回路串扰抑制过程示意图；
[0019]图4为正向串扰波形图；
[0020]图5为负向串扰波形图；
[0021]图6为开通瞬态等效充电电路图；
[0022]图7为开关MOS_H关断瞬态开关MOS_L的工作原理图。
具体实施方式
[0023]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例，都属于本专利技术保护的范围。需要说明的是，在不冲突的情况下，本专利技术中的实施例及实施例中的特征可以相互组合。
[0024]针对串扰抑制目前有两种典型的方法：栅源极并联电容法和改变驱动电压等级法。但前者由于寄生电容和寄生电感的相互作用，并联电容会延长开关过程，不适合应用于高频场合；后者需要多个电平来分别抑制正负串扰，加大了控制的难度。因此，本实施方式提出了一种基于无源器件的SiC MOSFET串扰抑制电路，该电路结构结合了这两种典型方法的优点，有效地抑制串扰的同时，最大程度地减轻其负面影响。具体如下：
[0025]具体实施方式一：参照图1具体说明本实施方式。
[0026]在SiC MOSFET中包括上下两个桥臂、直流电压源Vdc、电阻Rm和电感Lm，其中上桥臂包括：开关MOS_H、寄生电容Cgd_H、寄生电容Cgs_H、寄生电容Cds_H、寄生电阻Rg(in)_H和
电感Ls_H。下桥臂包括：开关MOS_L、寄生电容Cgd_L、寄生电容Cgs_L、寄生电容Cds_L、寄生电阻Rg(in)_L和电感Ls_L。
[0027]开关MOS_H的栅极分别连接寄生电阻Rg(in)_H的一端、寄生电容Cgd_H的一端和寄生电容Cgs_H的一端，寄生电容Cgs_H的另一端分别连接开关MOS_H的源极、电感Ls_H的一端和寄生电容Cds_H的一端，寄生电容Cgd_H的另一端、开关MOS_H的漏极和寄生电容Cds_H的另一端同时连接直流电压源Vdc的正极。
[0028]开关MOS_L的栅极分别连接寄生电阻Rg(in)_L的一端、寄生电容Cgd_L的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种SiC MOSFET串扰抑制驱动电路，其特征在于，在每个桥臂SiC MOSFET的栅源极之间均设有一组并联分压结构，所述并联分压结构包括电容C1、电阻R1和电阻R4，电容C1的一端、电阻R1的一端和电阻R4的一端均与SiC MOSFET的栅极相连，电容C1的另一端、电阻R1的另一端和电阻R4的另一端均与SiC MOSFET的源极相连。2.根据权利要求1所述的一种SiC MOSFET串扰抑制驱动电路，其特征在于，电容C1的两端并联有PNP三极管Q1，PNP三极管Q1的发射极连接电容C1的一端，PNP三极管Q1的集电极连接电容C1的另一端，PNP三极管Q1的基极连接SiC MOSFET的栅极。3.根据权利要求1或2所述的一种SiC MOSFET串扰抑制驱动电路，其特征在于，在每个桥臂SiC MOSFET的栅源极之间均并联有电容C2和电容C3，电容C2与SiC MOSFET的栅极之间串联有NPN三极管Q2，电容C3与SiC MOSFET的栅极之间串联有PNP三极管Q3。4.根据权利要求3所述的一种SiC MOSFET串扰抑制驱动电路，其特征在于，SiC MOSFET的栅极分别连接NPN三极管Q2的发射极与基极、以及PNP三极管Q3的发射极与基极，NPN三极管Q2的集电极连接电容C2的一端，PNP三极...

【专利技术属性】
技术研发人员：王明义，吴文韬，叶佳兴，张成明，李立毅，
申请(专利权)人：哈尔滨工业大学，
类型：发明
国别省市：