由节拍信号产生具有相位移的输出节拍的集成电路制造技术

集成电路用于产生相对于第一个节拍信号（Ｅ）具有相位移的输出节拍（ＯＵＴ）。经过控制信号（Ａｉ）可以将电流Ｉ＃－［Ｅ］＝Ｉ＃－［１］和Ｉ＃－［Ｌ］＝Ｉ＃－［２］进行不同的加权。依赖于加权产生输出节拍（ＯＵＴ）的不同的相位移。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及到由第一个节拍信号产生具有相位移输出节拍的集成电路。在其中相位移是可以调整的。为了使输出节拍相对于输入节拍达到一个可调整相位移的一种方法是，将多个同样类型的延迟元件安排成一个串联电路，将输入节拍输入给输入端。其中所有延迟元件具有同样的延迟时间。因为延迟元件的延迟时间相对于输入节拍的节拍周期比较小，后面相继连接延迟元件的输出信号相对于输入节拍具有各自不同的相位移。通过乘法器借助于控制信号可以选择延迟元件中任何一个的输出信号。因此通过乘法器的控制可以得到延迟元件串联电路的输出节拍，这个输出节拍相对于输入节拍具有所期望的相位移。作为延迟元件例如可以使用反相器。然而其最小的延迟时间与所使用的制造工艺有关和因此不可以任意地缩短。因此其后果为，输出节拍相对于输入节拍的相位移只能够用相对粗的步距改变，这个步距对应于各个延迟元件的延迟时间。本专利技术的任务是，给出开始叙述的方法的一种集成电路，在其上第一个节拍信号与输出节拍之间的相位移可以用比较细的分级进行改变。此任务是由按照权利要求1的集成电路解决的。本专利技术有利的结构和扩展结构是从属权利要求的内容。在按照本专利技术的电路中对输出节拍与第一个节拍信号之间的相位移进行调整是通过改变由电流源提供的两个电流的数值进行的。如果两个电流的调整步距愈细，则可以将相位移改变成愈细的步距。其中可调整相位移的步距宽度是与可调整电流源的“分辨率”有关，并且不再与集成电路的制造工艺有关。下面借助于代表本专利技术实施例的附图详细叙述本专利技术。它们表示附附图说明图1集成电路的一个分电路，附图2附图1上的电路的信号曲线，附图3附图2上的信号曲线的一个放大图，附图4集成电路的一个分电路，这个分电路提供给附图1上分电路输入信号，附图5在附图4上表示的分电路的另外一种分电路和附图6在附图1上表示的集成电路分电路的另外一种分电路。附图1表示了可调整电流源I，这个电流源在两个输出端10、20各自提供一个可调整电流IE、IL。电流源有三个p-沟道-晶体管P1、P2、P3，这些用其第一个沟道接头与正的供电电势VDD相连。其栅极接头与恒定的电势Vconst相连。在导电情况下三个晶体管的导电能力各自以系数2相互区别。因此第二个p-沟道-晶体管P2比第一个p-沟道-晶体管P1有双倍的导电能力，和比第三个p-沟道-晶体管P3有一半的导电能力。这在附图1上是用1、2、4表示的。三个晶体管的第二个沟道接头P1、P2、P3各自经过另外的p-沟道-晶体管P4、P6、P8与电流源的第一个输出端10相连和经过各自一个另外的p-沟道-晶体管P5、P7、P9与电流源的第二个输出端20相连。晶体管P4、P6、P8在其栅极上与控制信号A0、A1、A2相连和晶体管P5、P7、P9与此外互补的控制信号／A0、／A1、／A2相连。当将三个晶体管P1、P2、P3用作为恒定电流源时，这些各自提供以系数2相互区别的恒定电流I0、2I0、4I0、而从晶体管副P4、P5；P6、P7；P8、P9中各自只有两个晶体管中的一个是导电的，因为在控制信号Ai上涉及到数字信号。经过数字信号Ai及其互补的／Ai可以将电流源I的输出电流IE、IL的数值一步步地改变，然而其中两个电流的和始终保持恒定。在这个实施例中这个和为7I0。在附图1上的电流源则是一个数字-模拟-转换器，在其上将数字控制信号Ai转换为模拟电流IE、IL。代替上述电流源I在本专利技术中也可以使用任意其它的可调整的可以提供两个输出电流的电流源，输出电流的数值是可调整的和其每次调整的和是恒定的。此外在附图1按照本专利技术的电路中有八个n-沟道-晶体管N1至N8，在下面将叙述其安排电流源I的第一个输出端10是经过第七个晶体管N7和第一个晶体管N1与接地电势的供电电缆L相连的。第七个晶体管N7的栅极与正的供电电势VDD相连。第一个晶体管N1的栅极是与其消耗并且经过第一个电容器C1接地的。电流源I的第二个输出端20经过第八个晶体管N8和第二个晶体管N2接地。第八个晶体管N8的栅极是与正的供电电势VDD相连的。第二个晶体管N2的栅极是与其消耗并且经过第二个电容器C2接地的。正的供电电势VDD是经过第十个p-沟道-晶体管P10与电路节点K相连的。p-沟道-晶体管P10的栅极与预充电信号PRE相连。电路节点K是经过第三个晶体管N3和第四个晶体管N4接地的。此外电路节点经过第五个晶体管N5和第六个晶体管N6同样是接地的。第三个晶体管N3的栅极与第一个节拍信号E和第五个晶体管N5的栅极与第二个节拍信号L相连。第四个晶体管N4的栅极与第一个晶体管N1的栅极和第六个晶体管N6的栅极与第二个晶体管N2的栅极相连。由于第三个N3与第四个N4晶体管的串联电路流过第一个电流I1，和由于第五个N5与第六个N6晶体管的串联电路流过第二个电流I2。第一个N1和第四个N4晶体管构成第一个电流映象，和第二个N2和第六个N6晶体管构成第二个电流映象。只要第三个N3以及第五个N5晶体管是导电的和电路节点不完全与接地电势放电时，第一个电流I1与电流源I的第一个输出端10的电流IE成比例和第二个电流I2与电流源I的第二个输出端20的电流IL成比例。在这个实施例中电流映象的大小为，第一个电流I1与电流源I的第一个输出端10的电流IE和第二个电流I2与电流源I的第二个输出端20的电流工IL一致。则应为工I1=IE和I2=IL。电路节点K经过反相器INV与附图1上表示的按照本专利技术的集成电路的分电路的输出端相连，在其上产生一个输出节拍OUT。第七个晶体管N7和第八个晶体管N8与第三个晶体管N3和第五个晶体管N5具有同样的大小。它们的作用只是使电路对称，并且在本专利技术其它的实施例中也可以取消。电容器C1、C2的作用是稳定第一个晶体管N1和第二个晶体管N2的栅极电势。这些栅极电势可以在不存在电容器C1、C2时当节拍信号E、L电平交换时很容易受到第三个N3和第五个N5晶体管的栅极-漏极-电容和第四个N4和第六个N6晶体管的栅极-消耗-电容的影响。在本专利技术的其它实施例中也可以取消电容器C1、C2。附图6表示了与附图1下半部分不同的实施例，在其中将第三个N3和第四个N4晶体管的顺序和将第五个N5与第六个N6晶体管的顺序调换。将其它的n-沟道-晶体管N1、N7；N2、N8的顺序也相应的调换。此外也可以再次取消电容器C1、C2和／或第七个晶体管N7和第八个晶体管N8。附图2表示了附图1电路的信号曲线。第二个节拍信号L相对于第一个节拍信号E有一个时间间隔T的相位移。在第一个节拍信号E的正边沿之前，也就是当第三个N3和第五个N5晶体管被中断时，经过预充电信号PRE将电路节点K充电到正供电电势VDD的数值。随后又将第十个p-沟道-晶体管P10中断。随着在早时间点tE上出现的第一个节拍信号E的正边沿首先将第三个晶体管N3变成为导电的，则电路节点K通过第一个电流I1放电(在电路节点K上电势曲线平的斜率)。随着第二个节拍信号L的后时间点tL上的正边沿附加地将第三个晶体管N3还有第五个晶体管N5导电接通，则现在电路节点K不仅通过第一个电流I1而且通过第二个电流I2继续放电(在电路节点K上电势曲线比较陡的斜率)。在附图2上在电路节点K的电势曲线已经将平的斜率通过一个虚线进行外插本文档来自技高网...

【技术保护点】
集成电路， －具有有两个输出端（１０，２０）的可调整电流源（Ｉ），在其上提供两个可调整电流（ＩＥ，ＩＬ），其经过各种调整的和基本上是恒定的，并且具有至少一个用于输入控制信号（Ａｉ，／Ａｉ）的控制输入端，依赖于控制信号对两个电流进行调整， －其中，电流源（Ｉ）的第一个输出端（１０）经过第一个晶体管（Ｎ１）和电流源的第二个输出端（２０）经过第二个晶体管（Ｎ２）与第一个电势（接地）的供电电缆（Ｌ）相连， －具有预充电单元（Ｐ１０）用于将电路节点（Ｋ）充电到第二个电势（ＶＤＤ）， －具有第三个（Ｎ３）和第四个（Ｎ４）晶体管的串联电路，经过串联电路，电路节点（Ｋ）与供电电缆（Ｌ）相连， －其中，第三个晶体管（Ｎ３）的控制接头与第一个节拍信号（Ｅ）和第一个晶体管（Ｎ１）的控制接头与其远离供电电缆（Ｌ）的电路接头和与第四个晶体管（Ｎ４）的控制接头相连， －具有第五个（Ｎ５）和第六个晶体管（Ｎ６）的串联电路，经过串联电路，电路节点（Ｋ）与供电电缆（Ｌ）相连， －其中，第五个晶体管（Ｎ５）的控制接头与第二个节拍信号（Ｌ）相连，这个节拍信号相对于第一个节拍信号（Ｅ）是有相位移的，并且第二个晶体管（Ｎ２）的控制接头与其远离供电电缆（Ｌ）的沟道接头和与第六个晶体管（Ｎ６）的控制接头相连， －并且具有电平检测器（ＩＮＶ），其输入端与电路节点相连并且在其输出端提供一个输出节拍（ＯＵＴ），如果电路节点的电势位于电平检测器的下接通阈值（Ｖ↓［ＩＮＶ］）以下时，输出节拍有第一个电平，并且如果电路节点的电势位于上接通阈值（Ｖ↓［ＩＮＶ］）以上时，输出节拍有第二个电平。...

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：P海涅，T海恩，T帕特施，T马克思，
申请(专利权)人：因芬尼昂技术股份公司，
类型：发明
国别省市：DE[德国]