一高速可程序化同步计数器被揭露。高速计数器包含一最有意义位计数器与一最无意义的位计数器同步。最无意义位之计数器系被程序化为一初始状态以及被配置以减少具有一时脉波之每一脉冲之一状态。当最无意义位之计数器而具有一零计数状态时，最无意义位之计数器提供一输出讯号。当最无意义位计数器而具有一零计数状态时，最有意义位之计数器减少且在最无意义位计数器而具有一零计数状态时，提供一输出讯号。当最无意义之位与最有意义的位计数器均具有一零计数状态时，一计数器输出脉冲系被产生，且高速计数器系被重置为初始状态。（*该技术在2022年保护过期，可自由使用*）
【技术实现步骤摘要】
背景计算机硬盘机，亦如同所知之固定硬盘机或硬件机，已经变成一事实上计算机系统资料储存的标准。他们的激增可被直接地归因于他们的低价格，高储存容量以及可信度，除了广泛的可用性，还有低功率消耗，快速资料转移速度且降低物理尺寸。硬盘机典型地包含一或多旋转磁性盘被装进一环境控制的空间中。硬件机装置可能具有几个读/写头其介于磁性盘之接口。磁盘驱动器装置可能更包含电子装置用来读以及写资料以及用来与其它装置接合。电子装置系被与读/写头接合且包含电路以控制接头位置以及产生或感应转盘上之电磁场。电子装置将从一主机装置接收之资料转码，例如一人计算机，以及将该资料翻译成磁性编码，其系被写到转盘之上。当资料被要求，电子装置定位该资料，感应磁性编码，且转译编码为二进制的数字数据。错误检查以及修正可能亦被应用于确认精确的资料储存以及恢复。读/写头侦测以及纪录被编码的资料为磁通量的面积。资料系藉由在两邻近的转盘区域之一逆转的通量之存在或缺乏来编码。资料可能使用一如所知之”波峰侦测”的方法被读取，藉由该方法，一分予读/写头之电压波峰系被侦测当一通量逆转通过读/写头时。然而，增加储存密度，需要减少的波峰振幅，更好的讯号辨别以及更高的转盘旋转速度都将波峰推至更接近邻近。因此，波峰侦测方法变为更加地复杂。在读/写头以及翻译磁性编码方法已经有进展。例如，磁阻(MR)读/写磁头已经被发展。MR磁头已经被设计具有增加敏感度以及增加讯号辨别。此外，如同所知的技术部分作出响应最大可能性(PRML)已经被发展。PRML基于磁盘驱动器装置功能基于一实施于磁盘驱动器电子装置的算法以读取由磁通量逆转所产生之模拟波形。取代寻找波峰值，PRML基于数字地机样品模拟波形(部分作出响应)以及完成先进的讯号处理技术以决定由波形(最大可能性)所表现之一最相似的位模式。PRML技术容许磁性讯号中更多噪声，允许使用较低品质的转盘以及读/写磁头，其亦增加制造产率以及较低成本。由于硬件机装置典型地由例如储存成本/单元、资料转换速度、功率需求以及形状因素(物理尺寸)的因素而构成差异，对于增大的硬件机装置组件有一需要证明在增加储存容量、操作速度、可信度以及功率效率是有成本效益的。例如，PRML电子装置可能包含一锁相回路(PLL)其提供一回馈时脉讯号用以同步化以PRML为基础的硬件机装置之读以及写的操作。回馈时脉讯号可能由一计数器从一电压控制震荡器(VCO)之输出时脉讯号被衍生。该计数器，亦被参考如一分配者，当一所需的数量的高速时脉脉冲已经被计数时藉由产生一时脉脉冲衍生回馈时脉讯号。据此，计数器提供一回馈时脉讯号具有输出时脉之一标准频率。因VCO输出时脉讯号频率增加，对于较大的计数器以提供具有VCO输出时脉讯号频率之一所需的标准频率的一回馈时脉讯号的需要亦增加。然而，当计数器尺寸长大，则计数器速度减少。计数器设计可能提供增加的速度但是不可程序化。据此，在此技术中，对一高速可程序化的同步计数器有一需要。专利技术简述一高速可程序化同步计数器其可被使用于一部份作出响应、最大可能性(PRML)读/写频道系被揭露。计数器，亦被参考如一分配器，可被提供于一锁相回路(PLL)之回馈电路中。计数器从锁相回路中一电压控制震荡器(VCO)之一输出时脉讯号衍生一回馈时脉讯号。一可程序化同步高速计数器之实施例包含一时脉输出；一最无意义位计数器；一最有意义位计数器；一计数输入电路；以及一计数器输出电路。时脉输入可能被配置以接收一时脉讯号于一输入节点上。时脉讯号可能为一由一VCO所提供之高速输出时脉。最无意义位计数器可能与时脉输入节点耦合。最无意义位计数器系配置以减少一最无意义位计数值以因应一时脉讯号。最无意义位计数器更提供一讯号在一输出节点于最无意义位计数器当最无意义位计数器减少至一零计数值时。最有意义位计数器可能被与最无意义位输出节点耦合。当最无意义位计数器提供零计数讯号于输出节点，最有意义位计数器减少一最有意义位的计数值。最有意义的位计数器亦提供一讯号于一输出节点对于最有意义的位零当最有意义的位计数器减少至一零计数值时。最无意义位计数器可能因为最有意义的位计数器更被与输出节点耦合。最无意义的位计数器重置为一最高计数值对于最无意义的位计数器，当最无意义的位计数器而具有一零计数值且最有意义的位输出讯号具有一非零计数值时。最无意义的位以及最有意义的位计数器重新加载一初始状态当最无意义的位以及最有意义的位计数器而具有一零计数值时。计数输入电路接收一计数值其系被程序化进入计数器中。计数值系包含最无意义的位以及最有意义的位。计数输入电路程序化初始状态对于最无意义的位计数器使用最无意义的位且程序化最有意义的位计数器使用最有意义的位。计数器输出系被与最无意义的位计数器以及最有意义的位计数器之输出耦合。计数器输出电路提供一时脉脉冲于一计数器输出节点，以因应最无意义的位零态讯号以及最有意义的位零态讯号。计数高速时脉脉冲之方法的实例包含步骤为接收一时脉讯号；接收一计数值，其包含最无意义的位以及最有意义的位；使用最无意义的位程序化一最无意义的位计数器且使用最有意义的位程序化一最有意义的位计数器；减少最无意义位计数器以因应时脉讯号且产生一最无意义位之零计数讯号当最无意义位计数器而具有一零值时；减少最有意义位计数器以因应最无意义位之零计数讯号且产生一最有意义位之零计数讯号当最有意义位计数器而具有一零值时；以及产生一输出讯号以因应最无意义位之零计数讯号以及最有意义位之零计数讯号。本专利技术简介之前述讨论系被提供仅藉由介绍的方式。在此部份没有任何应该被限制如同权利要求中所述，其定义本专利技术的范围。本专利技术之另外的目的以及优点将被提出于下列叙述中，以及在某程度上将明显地从叙述，或可能被学习藉由本专利技术的实施。本专利技术的目的以及优点可能被了解且获得藉由特别地在权利要求中指出之结合以及手段。图标简要说明附图说明图1A描述一示范的硬件机装置耦合一主机装置之一方块图；图1B描述使用一硬件机装置伴随读/写磁频道之方块图2系一方块图描述一读/写频道之一示范的锁相回路；图3系一锁相回路之一高速可程序化同步计数器之方块图；图4说明一高速可程序化同步计数器之状态图；图5系一高速可程序化同步计数器之一最无意义位计数器组件之一方块图；图6系一高速可程序化同步计数器之一最有意义位计数器组件之方块图；图7系一最无意义位计数器之逻辑电路之摘要图；图8系一最有意义位计数器之逻辑电路之摘要图；图9说明一流程图根据计数高速时脉脉冲之一示范的方法。详细说明此处所数之实施例关于一部份作出响应，最大可能性(PRML)为基础之读/写频道。读/写频道系与一硬件装置之读/写磁头耦合。此处，措词”耦合”系定义为表示直接地连接至或间接的连接经过一或多中间组件。此中间组件可能包含硬件或软件基础组件。读/写频道将数字资料从一主机装置转变成电子脉冲以控制一读/写磁头雌性地读以及纪录资料到硬盘中。在读的操作期间，读/写频道接收一模拟波形磁性地由读/写磁头感应且转变其波形为数字资料而储存于硬盘中。图标的实施例提供一高速可程序化同步计数器(高速计数器)使用于一PRML基础的读/写频道之锁相回路(PLL)。高速计数器从一电压控制震荡器(VCO)产生之一高速输出时脉衍生一时脉讯号。时脉讯号系被衍生藉由当本文档来自技高网...
【技术保护点】
一种可程序高速计数器，其包含： 一时脉输入电路运作以接收一时脉讯号于一时脉输入节点； 一最无意义位之计数器耦合该时脉输入节点，且运作以减少因应该时脉讯号之一最无意义位之计数值且提供一最无意义位之零态讯号于一最无意义位之输出节点； 一最有意义位之计数器耦合该最无意义位之输出节点，且运作以减少因应该最无意义位之零计数值以减少一最有意义位之计数值，且提供一最有意义位之零态讯号于一最有意义位之输出节点； 一计数输入电路被配置以接收一计数值，其包含最无意义位以及最有意义的位，该计数输入电路运作以使用该最无意义的位来程序化该最无意义的位计数器以及使用该最有意义的位来程序化该最有意义的位计数器；以及 一计数器输出电路运作以提供一时脉脉冲于一计数器输出节点，以因应于该最无意义的位零态讯号以及该最有意义的位零态讯号。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：S赛勒斯安，MA鲁格，
申请(专利权)人：因芬尼昂技术股份公司，
类型：发明
国别省市：DE[德国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。