闩锁部由反相器和反相器构成，并具有将从选通部输入的信号加以闩锁的闩锁电路，根据复位信号的Ｈｉｇｈ／Ｌｏｗ进行ＯＮ／ＯＦＦ切换的模拟开关配置在该闩锁电路的反相器和输出端子ＯＵＴ之间。另外，触发器的工作电源中Ｌｏｗ电位的输入和输出端子之间配置根据复位信号的Ｈｉｇｈ／Ｌｏｗ进行ＯＮ／ＯＦＦ切换的开关元件。
【技术实现步骤摘要】
本专利技术涉及触发器、将该触发器多级连接而成的移位寄存器、及将该移位寄存器用于扫描信号线驱动电路或数据信号线驱动电路的有源矩阵型显示装置。
技术介绍
有源矩阵型显示装置中，为了驱动配置成矩阵状的各像素，需要扫描信号线驱动电路及数据信号线驱动电路。这些扫描信号线驱动电路及数据信号线驱动电路，为了按规定次序驱动栅极布线及源极布线，使用移位寄存器。另外，上述移位寄存器可以通过将触发器多级连接的构成。在这里对构成上述移位寄存器的已有的触发器的结构说明如下。还有，以下的说明的是如图17所示，有控制端GB、输入端CK、复位端RB、及输出端OUT的置位复位触发器(以后称“RS触发器”)。下面参照图18说明上述RS触发器的一构成示例。图18示出的RS触发器中，p型晶体管Mp1、n型晶体管Mn1(以后称p型晶体管为Mp，n型晶体管为Mn)在电源VDD(高电位)和一VSS(低电位)间串联连接。构成反相器(inverter)电路101。所述反相器电路101的输入侧即Mp1及Mn1的栅极上接控制端GB。另外，在电源VDD和输入端CK之间串联连接以Mn2和Mp2并联连接的方式构成的CMOS型的模拟开关ASW和Mp3。所述模拟开关其Mn2的栅极和反相器电路101的输出(即Mp1的源极和Mn1的漏极连接的连接点)连接，Mp2的栅极和控制端GB连接。另一方面，Mp3的栅极和复位端RB连接。当VDD提供给该ASW的Mn2的栅极时，Mn2的源极-漏极间导通，如被供给VSS，则源极-漏极之间变成非导通状态。另外，当VSS提供给Mp2的栅极时Mp2的源极-漏极之间变成导通状态，当连接于VDD时，变成非导通状态。这样，模拟开关ASW利用Mn2和Mp2的动作，控制输入信号CK的输入。再有，上述RS触发器在电源VDD-VSS之间还具有用Mp4和Mn4构成的反相器电102、及用Mp5和Mn5构成的反相器电路103。反相器电路102和反相器电路103构成其输入侧和输出侧互相连接组合成的闩锁电路(反相器电路102的输入和反相器电路103的输出连接，而且反相器电路102的输出和反相器电路103的输入连接)。另外，Mn6配置在反相器电路102中Mn4和电源VSS之间，复位端RB连接于Mn6的栅极。另外，Mp3和模拟开关ASW的连接点和反相器电路102的输出(即连接Mp4的源极和Mn4的漏极的连接点)互相连接(设Mp3及模拟开关ASW的连接点及反相器电路102的输出电位为Node A的电位)。反相器电路103的输出(即连接Mp5的源极和Mn5的漏极的连接点)连接于输出端OUT。上述RS触发器利用反相器电路101、Mp3及模拟开关ASW形成选通部，利用反相器电路102、103及Mn6形成闩锁部。选通部为根据相对该输入信号另行输入的控制信号将外部输入的输入信号提供给后级闩锁部的功能部。闩锁部为闩锁上述选通部提供给的输入信号的功能部。以下参照图19说明图18示出的上述RS触发器的动作。首先如图19示出的时序图那样，控制信号GB、时钟信号CK、复位信号RB分别输入到上述RS触发器的控制端GB、输入端CK、复位端RB。在时间t1，当控制信号GB下降到Low(VSS)时，反相器电路101的输出为VDD，VDD提供给模拟开关ASW的Mn2的栅极。另外，VSS(控制信号GB)提供给模拟开关ASW的Mp2的栅极。由此，模拟开关ASW导通，输入信号CK连接于node A。这时，复位信号RB为High(VDD)，Mp3开路，因此node A与输入信号CK等电位。又，Mn6的栅极上也被提供High(VDD)的复位信号RB，所以Mn6为导通状态，Mn4和MP4能作为反相器电路102动作。另外，node A的电位成为反相器103的输入，所以此时的反相器103的输出、即RS触发器的输出信号OUT为Low(VSS)。设反相器电路102的输入与反相器电路103的输出的连接点的电位为Node B的电位，则Node B的电位也是Low。这时，所述输出信号OUT的电位处于由反相器电路102、103闩锁的状态。接着，在时间t2，时钟信号CK变为Low(VSS)，故随着这一变化nodeA的电位也变为Low(VSS)。再有，node B的电位及输出信号OUT变为High(VDD)。然后，在时间t3，控制信号GB一旦变为High(VDD)，模拟开关ASW处于非导通状态，node A从时钟信号CK脱离。但是，因复位信号RB依旧是High(VDD)，所以Mn6为导通状态，由反相器电路102、103使闩锁电路动作。因此，node A的电位保持Low(VSS)不变，Node B的电位及输出信号OUT保持High(VDD)不变。然后，在时间t4，复位信号RB成Low(VSS)，Mp3导通，Mn6不导通。因此，Mn4和Mp4就作为反相器电路102不动作，上述闩锁状态解除。另外，node A的电位由于Mp3导通而变成High(VDD)，这一电位提供给Mn5和Mp5构成的反相器电路103的各个栅极，所以node B的电位及输出信号OUT变成Low(VSS)。最后，在时间t5以后，由于控制信号GB为High(VDD)，所以信号CK不能作用于node A。又因复位信号RB为High(VDD)，Mp3变成非导通状态，Mn6为导通状态，所以反相器电路102能够动作，node B的电位及输出信号OUT由反相器电路102、103闩锁，保持Low(VSS)的状态。下面参照图20说明RS触发器的其他构成例。图20示出的RS触发器是以输入控制信号GB、时钟信号CK及其反相信号CKB、复位信号RB为输入，时钟信号CK及其反相时钟信号CKB比本电路的电源即电源VDD振幅小的情况下的构成例子。图20示出的RS触发器和图18示出的RS触发器一样，由选通部和闩锁部构成。另外，闩锁部与图18示出的RS触发器相同构成，只有选通部的构成不同。图20示出的RS触发器的选通部中，Mp11、Mn11在电源VDD和输入端CKB之间串联连接，Mp12、Mn12在电源VDD和输入端CK之间串联连接。另外，Mn13配置在MN11的源极和Mn11的漏极之间的连接点与电源VSS之间。MP11及Mn13的栅极连接于控制端GB。Mn11和Mn12的栅极接于Mp11的源极和Mn11的漏极间的连接点。Mp12的栅极接于复位端RB。再有，Mp12的源极和Mn12的漏极之间的连接点连接于Node A，Mp11的源极和Mn11的漏极之间的连接点为Node C。图20示出的构成的RS触发器中，作为一个例子，时钟信号CK及反相时钟信号CKB的振幅为3.3V，电路的电压VDD为8V、VSS为0V。例如，GB端变成Low，本电路的n型晶体管的阈值电压为3.5V时，当信号CKB以Low(VSS)、信号CK以3.3V输入时，Mp11为导通状态，并且，因Mn11呈现象二极管那样的动作，所以node C的电位保持在接近Mn11的阈值电压的3.5V左右的电位。这时，Mn12的源极连接时钟信号CK，Mn12的栅极连接node C，所以Mn12的栅极-源极间电位为0.2V左右，Mn12的阈值电压和Mn11一样为3.5左右时，则Mn12处于非导通状态。另一方面，反相时钟信号CKB为3.3V、本文档来自技高网...
【技术保护点】
一种触发器，包括：选通部分，适配成接收输入信号以及适配成根据控制信号传送输入信号；以及锁存部分，包括：锁存电路，适配成接收和锁存从选通部分提供的输入信号，锁存取消部分，适配成当把复位信号施加于锁存部分时取消锁 存电路的锁存状态，以及输出控制部分，适配成输出高电位或低电位。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：鹫尾一，村上祐一郎，MJ布朗洛，
申请(专利权)人：夏普株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。