一种电压比较器电路，由接收一对输入信号以在输出端产生输出信号的差动放大器电路以及与输出端连接的波形整形电路组成。差动放大器电路包括：响应于一对输入信号以输出第一和第二输出电流的第一差动晶体管对；响应于一对输入信号以输出第三和第四输出电流的第二差动晶体管对；响应于第一输出电流产生第一内部电流的第一电流镜电路；与第一电流镜电路互补并响应于第三输出电流产生第三内部电流的第三电流镜电路；响应于第三输出电流和第三内部电流产生第二内部电流的第二电流镜电路；以及与第二电流镜电路互补并响应于第四输出电流及第一内部电流产生第四内部电流的第四电流镜电路。从差动放大器电路的输出端抽取或向该输出端提供结果电流。
【技术实现步骤摘要】
本专利技术涉及一种电压比较器电路，并且具体地说，涉及一种适于高速差动信号接口的电压比较器电路。
技术介绍
差动信号传送是一种公知的用于获得高速信号接口的方法。例如，RSDSTM(缩减摆幅差动信号传送)和迷你LVDSTM(低压差动信号传送)将要被标准化为LCD(液晶显示器)装置内的LCD驱动器与定时控制器之间的接口连接方案。用于差动信号传送的接收机电路通常将电压比较器电路与差动输入结合在一起。由差动信号接收机接收到的差动信号的频率通常在RSDSTM情况下为大约85MHz，并且在迷你LVDSTM情况下大约为200MHz。差动信号的差模信号分量的幅度大约为±50mV，并且共模信号分量的幅度范围从0.3V到VDD-0.5V，其中VDD是电源电压。接收机电路内的电压比较器电路必须满足上述规格。然而，利用目前发布的电路配置，难以同时满足共模信号分量和工作速度的规格。适于差动信号的电压比较器电路通常基于差动放大器布局。图1是图示了日本早期公开专利申请(JP-A-Heisei，03-62712)中所公开的差动放大器电路的结构的电路图。传统的差动放大器电路具有第一和第二差动晶体管对DF11和DF12、第一至第五电流镜电路CM11至CM15、以及第一和第二恒流源I11和I12。第一差动晶体管对DF11由第一和第二P沟道MOS晶体管MP11和MP12组成。相应地，第二差动晶体管对DF12由第一和第二N沟道MOS晶体管MN11和MN12组成。第一电流镜电路CM11的输入端连接到第一P沟道MOS晶体管MP11的漏极，公共端连接到接地端(VSS端)，并且输出端连接到第五电流镜电路CM15的输入端。另一方面，第二电流镜电路CM12的输入端连接到第二P沟道MOS晶体管MP12的漏极，公共端连接到VSS端，并且输出端连接到差动放大器电路的输出端OUT。第三电流镜电路CM13的输入端连接到第一N沟道MOS晶体管MN11的漏极，公共端连接到电源端(VDD端)，并且输出端连接到第二P沟道MOS晶体管MP12并且还连接到第二电流镜电路CM12的输入端。第四电流镜电路CM14的输入端连接到第二N沟道MOS晶体管MN12的漏极，公共端连接到VDD端，并且输出端连接到第一电流镜电路CM11的输入端并且还连接到第一P沟道MOS晶体管MP11的漏极。最后，第五电流镜电路CM15的输入端连接到第一电流镜电路CM11的输出端，公共端连接到VDD端，并且输出端连接到第二电流镜电路CM12的输出端并且还连接到差动放大器电路的输出端OUT。第一恒流源I11连接在VDD端与第一和第二P沟道MOS晶体管MP11和MP12共同连接的源极之间。第二恒流源I12连接在VSS端与第一和第二N沟道MOS晶体管MN11和MN12共同连接的源极之间。第一P沟道MOS晶体管MP11和第一N沟道MOS晶体管MN11的栅极共同连接到差动放大器电路的反相输入端In-。相应地，第二P沟道MOS晶体管MP12和第二N沟道MOS晶体管MN12的栅极共同连接到非反相输入端In+。下面给出图1所示的传统差动放大器电路的操作分析。首先，参考图2和3描述差动晶体管对的基本操作。图2示出了差动晶体管对的基本电路配置，并且图3示出了差动晶体管对的输入-输出特性。所研究的差动晶体管对由源极共同连接的N沟道MOS晶体管MN21和MN22组成。用于提供电流Iss的恒流源ISS连接在共同连接的源极与VSS端之间。当分别向N沟道MOS晶体管MN21和MN22提供一组DC电压Vi1和Vi2时，下列公式(1)成立Vi1-VGS1+VGS2-Vi2＝0 …(1)其中，VGS1和VGS2分别是N沟道MOS晶体管MN21和MN22的栅源电压。另外，栅源电压VGS1和VGS2由下列公式表示 β=WLμC0---(2)]]>VGS12Id1β+VT---(3)]]>VGS2=2Id2β+VT---(4)]]>其中，Id1和Id2分别是通过MOS晶体管MN21和MN22的漏极电流，并且W和L分别是N沟道MOS晶体管MN21和MN22的栅极宽度和长度；μ是迁移率，并且C0是每单位面积的栅极氧化膜电容；最后，VT是N沟道MOS晶体管MN21和MN22的阈值电压。根据公式(1)至(4)，输入电压Vi1和Vi2之间的最小电压差ΔVid(此时，来自恒流源ISS的全部偏置电流Iss只流过N沟道MOS晶体管MN21)由如下公式(5)表示ΔVid=Vi1-Vi2(2ISSβ+VT)-VT=2ISSβ---(5)]]>下面，将公共栅源电压VGSO定义为Vi1＝Vi2时N沟道MOS晶体管MN21和MN22的栅源电压。因为通过N沟道MOS晶体管MN21和MN22的漏极电流Id1和Id2每个都等于偏置电流Iss的一半，所以公共栅源电压VGSO由如下公式(6)表示VGS0=ISSβ+VT---(6)]]>根据公式(5)和(6)，差动晶体管对适当工作的最小电压差ΔVid表示如下ΔVid=2(VGS0-VT)---(7)]]>公式(7)表示在差动晶体管对内偏置电流只流过一个MOS晶体管的情况。这样，当输入电压差等于或大于公式(7)所定义的值时，在差动晶体管对内，偏置电流只流过一个晶体管，而不流过另一晶体管。这种操作是比较器操作的基本原理。差动晶体管对表现出图3所示的输入-输出特性；水平轴代表输入电压Vi1和Vi2之间的电压差，并且垂直轴代表通过N沟道MOS晶体管MN21和MN22的漏极电流。应该注意，取决于与差动晶体管对相连接的下一电路级的配置，当电压差等于或低于公式(7)所定义的值时，足以获得比较器操作；这是因为差动晶体管对具有足够的增益。接着，下面分析图1中的传统差动放大器电路。图1所示的电路响应于输入电压电平，以工作于三种操作模式中的选中一种(1)第一和第二差动晶体管对DF11和DF12都激活的操作模式；(2)只有第一差动晶体管对DF11激活的操作模式；以及(3)只有第二差动晶体管对DF12激活的操作模式。(1)第一和第二差动晶体管对DF11和DF12都激活时的情形当满足如下公式所定义的条件时，第一和第二差动晶体管对DF11和DF12都激活VDD-(VGS(MP)+VDS(sat)(I11))＞Vin＞VGS(MN)+VDS(sat)(I12)…(8)其中，Vin是分别提供给反相和非反相输入端In-和In+的输入电压Vin-和Vin+中任意一个；VGS(MP)是P沟道MOS晶体管MP11或MP12的栅源电压，并且VGS(MN)是N沟道MOS晶体管MN11或MN12的栅源电压；VDS(sat)(I11)是在电流源I11内的P沟道MOS晶体管(未示出)饱和时的漏源电压；并且VDS(sat)(I12)是在电流源I12内的N沟道MOS晶体管(未示出)饱和时的漏源电压。应该注意，MOS晶体管饱和时的漏源电压刚刚足以让MOS晶体管工作于五极管(pentode)区域。(1-a)Vin-＞Vin+时的操作首先，描述输入电压Vin-高于输入电压Vin+并且输本文档来自技高网...
【技术保护点】
一种电压比较器电路，包括：差动放大器电路，接收一对输入信号，以在输出端产生输出信号；和波形整形电路，对从所述差动放大器电路接收到的所述输出信号进行波形整形，其中所述差动放大器电路包括：第一差动晶体管对，响应于所述一对输入信号，输出第一和第二输出电流；第二差动晶体管对，与所述第一差动晶体管对互补，并且响应于所述一对输入信号，输出第三和第四输出电流；第一电流镜电路，响应于所述第一输出电流，产生第一内部电流；第三电流镜电路，与所述第一电流镜电路互补，并且响应于所述第三输出电流，产生第三内部电流；第二电流镜电路，响应于所述第三输出电流和所述第三内部电流，产生第二内部电流；以及第四电流镜电路，与所述第一电流镜电路互补，并且响应于所述第四输出电流以及所述第一内部电流，产生第四内部电流，其中从所述差动放大器电路的所述输出端抽取或向所述差动放大器电路的所述输出端提供结果电流，所述结果电流是所述第二和第四电流加在一起的和。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：西村浩一，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。