使用像素读出重排序以减少图像传感器中的模式噪声制造技术

一种图像传感器，包括像素阵列，该像素阵列具有排列成行和列的多个像素；与相应像素耦合的多条像素读出线；与像素读出线耦合的多路复用电路；与该多路复用电路耦合的多个模数转换器ADC；以及控制器，该控制器用于通过该多路复用电路向该模数转换器提供排列在同一列像素中的像素读出信号，以进行并行信号转换。以进行并行信号转换。以进行并行信号转换。

【技术实现步骤摘要】
【国外来华专利技术】使用像素读出重排序以减少图像传感器中的模式噪声
[0001]相关申请的交叉引用
[0002]本专利文件要求申请人深圳汇顶科技有限公司于2020年5月7日提交的、题为“USING PIXEL READOUT REORDERING TO REDUCE PATTERN NOISE IN IMAGE SENSOR”的美国临时专利申请No.16/869,290的权益及优先权，其全部内容通过引用并入本专利文件公开内容的一部分。


[0003]本专利技术涉及一种互补金属氧化物半导体(complementary metal oxide semiconductor，CMOS)图像传感器及其操作方法。更具体地，本专利技术涉及一种CMOS图像传感器及其使用读出重排序的操作方法。

技术介绍

[0004]具有大像素数的现代CMOS图像传感器(CMOS image sensor，CIS)(例如，4800万像素的阵列)通常会在大量ADC同时操作的情况下一次性读出一整行像素。在读出整个像素阵列后，每个ADC依次对列中的每个像素进行操作。像素和读出结构中的各种非理想因素会影响图像质量。例如，读出过程中的噪声会对信噪比(signal
‑
to
‑
noise ratio，SNR)产生负面影响，这在低光图像中尤其有意义。像素之间的增益变化会导致图像在本应是均匀的区域上具有不同的强度，表现为空间噪声，主要影响图像明亮的部分。现已采取各种技术来处理这两种类型的缺陷，尽可能地降低损失。
[0005]图1为示出执行已知像素读出方案的图像传感器100的框图。参见图1，图像传感器100包括一个像素阵列，该像素阵列具有8行(行1到行8)4列(列1到列4)的像素传感器(或称为像素)(p11到p84)，在行控制电路和列控制电路的控制下，向相应的模数转换器(analog
‑
to
‑
digital converter，ADC)提供同一列中的每个像素，用于数字信号转换。行控制电路通过选择行(诸如行1)开始读出过程，列控制电路将所选行像素中的像素信号提供给相应的ADC进行信号转换。读出过程连续地执行到下一行，以此类推，直到将最后一行的像素(诸如行8)提供给相应的ADC。
[0006]图1B为图1A中常规像素读出方案的时序图。参见图1B，行1中的像素p11至p14的像素信号在时间段t1期间读出，行2中的像素p21至p24的像素信号在时间段t2期间读出，以此类推。每行在同一时间被读出，读操作过程中的相关噪声出现在行中，而ADC的偏移和增益变化出现在列中。如上所述，读出过程中的噪声会对低光图像中的SNR产生负面影响，像素之间的增益变化会导致图像具有不同的强度。
[0007]影响图像质量的另一个问题与在像素阵列中形成图案的噪声或增益误差有关。由于人类对图像中模式噪声的感知比不相关的噪声敏感得多，因此这一问题十分重要。例如，考虑一种情况，即每个单个像素输出的噪声为一个标准偏差为x的高斯分布随机变量，然后将行噪声定义为行中所有像素的平均输出，假设其为标准差为y的高斯分布。已经发现，若y大于x的十分之一，则人会注意到随机噪声的行图案。因此，需要确保行或列的共有噪声远
小于单个像素的噪声。若该行中所有像素都具有彼此不相关的噪声，则y小于x乘以行中像素数的平方根。对于一个4800万像素的图像传感器，每行有8000个像素，则得y＝0.011*x。因此，对于大型图像传感器来说，不相关的噪声不会产生可观察到的行噪声趋势。然而，由于所有像素都是同时读出的，传感器中所有像素共有的噪声很容易形成逐行的相关噪声图案。因此，必须将相关噪声控制在远低于单个像素噪声的水平。
[0008]类似地，由于增益变化会在明亮的图像中产生空间噪声效应，因此人对基于列相关的增益变化的感知很敏感。由于每个ADC在单列上操作，因此ADC特有的增益变化形成了列相关增益变化的基础。由此，增益变化必须得到很好的控制，以实现良好的图像质量。这对如此大量的ADC来说是一个挑战，因为用于高质量匹配的芯片面积分配是有限的，且每次ADC校准成本非常高且不可取。
[0009]现代CIS设计的一项主要任务是将相关噪声和增益变化限制在可接受的水平，以获得高质量的图像性能。

技术实现思路

[0010]本专利技术涉及一种具有像素读出重排序的图像传感器及其操作方法，以解决上述问题。为了放宽CIS阵列读出模式噪声的电路要求，本专利技术的实施例提供了改变像素读出顺序以及在不同输出列之间轮换ADC转换的技术方案。
[0011]根据本专利技术的一个实施例，提供了一种图像传感器，包括：像素阵列，所述像素阵列具有排列成行和列的多个像素；与所述像素耦合的多条像素读出线；与所述像素读出线耦合的多路复用电路，用于选择性地在控制器的控制下，向多个模数转换器提供所述像素的像素信号。所述模数转换器同时将排列在不同行、同一列像素中的像素信号转换为对应的数字数据。
[0012]在一实施例中，所述多路复用电路包括多个模拟多路复用器，每个模拟多路复用器包括与M条不同像素读出线耦合的M个输入以及与所述模数转换器之一的输出。在一实施例中，由在控制器控制下的传输晶体管或传输门建立所述输入与所述模拟多路复用器的输出的连接。
[0013]在一实施例中，所述图像传感器还可以包括数据存储器，用于存储对应像素阵列的一部分的数字数据；以及逻辑电路，用于将所述存储的数字数据重新排列为适当的显示顺序。
[0014]本专利技术的实施例还提供了一种操作图像传感器的方法。所述图像传感器包括具有排列成行和列的多个像素的像素阵列。所述方法可以包括将多条像素读出线与相应像素耦合；将所述多条像素读出线与多路复用电路耦合；将多个模数转换器(analog
‑
to
‑
digital converter，ADC)与所述多路复用电路耦合；以及通过控制器生成控制信号到所述多路复用电路，以将排列在同一列中的第一组像素的像素读出信号与所述ADC中的每一个耦合，以在第一时隙期间进行并行信号转换。在一实施例中，所述方法还包括将排列在所述同一列中的第二组像素的像素读出信号与所述ADC中的每一个耦合，以在不同于所述第一时隙的第二时隙期间进行并行信号转换。
[0015]根据本专利技术的另一实施例，提供了一种操作图像传感器的方法，包括将多条像素读出线与相应像素耦合；读出排列在同一列中的像素的像素信号；以及向多个模数转换器
(analog
‑
to
‑
digital converter，ADC)提供所述读出像素信号；以及并行转换所述读出像素信号，以通过所述ADC获得所述读出像素信号的数字表示。
[0016]在一实施例中，并行转换所述像素信号是在同一时间间隔期间进行的。
[0017]在一实施例中，通过多路复用电路向所述多个模数转换器提供所述读出像素信号。在一实施例中，所述多路复用电路包括多个电开关，所述电开关中的每一个用于响应于由控制器提供的相本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种图像传感器，包括：像素阵列，所述像素阵列具有排列成行和列的多个像素；与相应像素耦合的多条像素读出线；与所述像素读出线耦合的多路复用电路；与所述多路复用电路耦合的多个模数转换器ADC；以及控制器，用于通过所述多路复用电路向所述ADC提供排列在同一列像素中的像素读出信号，以进行并行信号转换。2.根据权利要求1所述的图像传感器，其中，所述多路复用电路包括多个多路复用器，每个多路复用器包括与M条不同像素读出线耦合的M个输入以及与所述ADC中的一个耦合的一个输出，M为大于1的正整数。3.根据权利要求1所述的图像传感器，其中，排列在同一行中的像素通过不同的像素读出线按时间顺序读出。4.根据权利要求1所述的图像传感器，其中，读出排列在所述同一行像素中的像素信号所用的读出时隙的数量大于常规像素读出方案所用的读出时隙的数量。5.根据权利要求1所述的图像传感器，还包括：数据存储器，用于存储读出像素的转换数据；以及逻辑电路，用于将所述转换数据重新排列为显示顺序。6.根据权利要求5所述的图像传感器，其中，所述存储的转换数据包括对应所述像素阵列的一部分的数据。7.根据权利要求1所述的图像传感器，其中，所述多路复用电路包括多个电开关，所述电开关中的每一个用于响应于由所述控制器提供的相应控制信号，激活和停用所述多路复用电路的输入和输出之间的相应电连接。8.根据权利要求1所述的图像传感器，其中，所述控制器向所述多路复用电路提供控制信号，以在相应时隙期间将所述像素读出线中的每一条连接至相应ADC。9.一种操作图像传感器的方法，所述图像传感器包括具有排列成行和列的多个像素的像素阵列，所述方法包括：将多条像素读出线与相应像素耦合；将所述多条像素读出线与多路复用电路耦合；将多个模数转换器ADC与所述多路复用电路耦合；以及向所述ADC中的每一个提供排列在同一列中的第一组像素的像素读出信号，以在第一时隙期间进行并行信号...

【专利技术属性】
技术研发人员：马修，
申请(专利权)人：深圳市汇顶科技股份有限公司，
类型：发明
国别省市：