像素电路及图像传感器制造技术

本实用新型专利技术提供一种像素电路及图像传感器，包括：存储控制单元，其中，第一及第二控制晶体管的第一连接端耦接至浮动扩散点；第一控制晶体管的控制端接入第一控制信号，第二连接端连接第三控制晶体管的第一连接端，并通过第一电容接第一参考电位；第二控制晶体管的控制端接入第二控制信号，第二连接端连接第三控制晶体管的第二连接端，并通过第二电容接第二参考电位；第三控制晶体管的控制端接入第三控制信号。本实用新型专利技术将采样晶体管的控制信号设置为台阶电平，减小固定图像噪声；设置多个台阶以捕捉未知阈值电压的位置，以使得晶体管关断时栅端电压与阈值电压的差值降低；采用三个控制晶体管的结构，大大减小控制时序的复杂度，提高工作效率。提高工作效率。提高工作效率。

Pixel circuit and image sensor

【技术实现步骤摘要】
像素电路及图像传感器


[0001]本技术涉及图像传感器领域，特别是涉及一种像素电路及图像传感器。

技术介绍

[0002]图像传感器在对像素进行曝光及采样的过程中，由于制造工艺的偏差，会产生固定图案噪声(FPN：Fixed Pattern Noise)，针对单个像素的固定图案噪声(PFPN：Pixel Fixed PatternNoise)其造成的因素有：有源晶体管的阈值电压不一致；另外，光电二极管的暗电流不一致等也会造成固定图案噪声。其中，由于制造工艺的偏差，有源晶体管的实际阈值电压会与预设阈值电压存在偏差，各有源晶体管的实际阈值电压不一致，对于控制端电压与实际阈值电压差值较大的情况，沟道电荷注入效应(沟道电荷注入效应主要体现在晶体管从导通到关断状态时，会有电荷从晶体管中泄露，若泄漏到存储信号的电容中，便会影响电容中的信号) 对图像传感器读出信号的准确性产生很大影响；且不同有源晶体管的沟道电荷注入效应不一致，对每个像素造成的影响也不同，最终读出图像的一致性大受影响。
[0003]另外，现有图像传感器在对像素进行重置和采样时，控制时序复杂、效率低。
[0004]因此，如何克服沟道电荷注入效应的影响，提高读出信号的准确性、一致性以及工作效率，已成为本领域技术人员亟待解决的问题之一。

技术实现思路

[0005]鉴于以上所述现有技术的缺点，本技术的目的在于提供一种像素电路及图像传感器，用于解决现有技术中电荷注入效应对图像传感器读出信号的准确性和一致性产生影响、控制时序复杂、效率低等问题。
[0006]为实现上述目的及其他相关目的，本技术提供一种减小像素固定图像噪声的方法，所述减小像素固定图像噪声的方法至少包括：
[0007]对各像素进行全局曝光；
[0008]对储存用于表征图像的信号的电容进行重置；
[0009]分别基于对应的所述电容对所述用于表征图像的信号进行采样；
[0010]读出所述用于表征图像的信号；
[0011]其中，在采样阶段，采样所述用于表征图像的信号的晶体管的控制信号为台阶电平，所述台阶电平具有至少两个台阶，各台阶的电压依次减小。
[0012]可选地，所述用于表征图像的信号包括复位信号及图像信号。
[0013]可选地，所述控制信号的第一台阶为晶体管开启电平，第二台阶介于所述晶体管开启电平与晶体管关断电平之间。
[0014]更可选地，所述第二台阶介于所述晶体管开启电平与对应晶体管的阈值电压之间。
[0015]可选地，所述减小像素固定图像噪声的方法还包括：在所述全局曝光前对各所述
像素进行复位的步骤。
[0016]可选地，所述至少两个台阶包括一个为对应晶体管开启电平的台阶及至少一个大于对应晶体管阈值电压的台阶。
[0017]更可选地，所述减小像素固定图像噪声的方法还包括：基于增益控制信号调整所述复位信号及所述图像信号的转换增益，分别获取高转换增益和/或低转换增益的复位信号、图像信号。
[0018]更可选地，在采样阶段：
[0019]设置转换增益模式；
[0020]导通第一控制晶体管，以将所述复位信号存储到第一电容；
[0021]关断所述第一控制晶体管；
[0022]将曝光电荷转移至浮动扩散点；
[0023]导通第二控制晶体管，以将所述图像信号存储到第二电容；
[0024]关断所述第二控制晶体管；
[0025]在读出阶段：
[0026]导通像素选择晶体管，读出所述复位信号；
[0027]导通第三控制晶体管，以读出所述复位信号与所述图像信号之和的一半；
[0028]关断所述第三控制晶体管；
[0029]其中，所述第一控制晶体管、所述第二控制晶体管及所述第三控制晶体管中至少一个导通及关断时的控制端电压为所述台阶电平。
[0030]更可选地，各所述像素中采用所述台阶电平的对应的晶体管的台阶设置一致。
[0031]为实现上述目的及其他相关目的，本技术提供一种像素电路，所述像素电路至少包括：
[0032]存储控制模块，连接至浮动扩散点，用于分别基于电容存储用于表征图像的信号；所述存储控制模块包括一个存储控制单元，所述存储控制单元均包括复位电压信号传输支路及图像电压信号传输支路，分别用于传输并存储所述复位信号及所述图像信号，其中，所述复位电压信号传输支路包括第一控制晶体管及第一电容，所述图像电压信号传输支路包括第二控制晶体管及第二电容，所述存储控制单元还包括第三控制晶体管，其中：所述第一控制晶体管的第一连接端及所述第二控制晶体管的第一连接端耦接至所述浮动扩散点；所述第一控制晶体管的控制端接入第一控制信号，第二连接端连接所述第三控制晶体管的第一连接端，并通过所述第一电容接第一参考电位；所述第二控制晶体管的控制端接入第二控制信号，第二连接端连接所述第三控制晶体管的第二连接端，并通过所述第二电容接第二参考电位；所述第三控制晶体管的控制端接入第三控制信号。
[0033]可选地，在采样阶段，所述存储控制模块中采样所述复位信号及所述图像信号的晶体管的控制信号为台阶电平，所述台阶电平具有至少两个台阶，各台阶的电压依次减小。
[0034]更可选地，所述控制信号的第一台阶为晶体管开启电平，第二台阶介于所述晶体管开启电平与晶体管关断电平之间。
[0035]更可选地，所述第二台阶介于所述晶体管开启电平与对应晶体管的阈值电压之间。
[0036]更可选地，各存储控制单元还包括：第一源跟随晶体管、第二源跟随晶体管及像素
选择晶体管；
[0037]所述第一源跟随晶体管的控制端连接至所述浮动扩散点，第一连接端接入可变电压，第二连接端连接所述第一控制晶体管的第一连接端和所述第二控制晶体管的第一连接端；
[0038]所述第二源跟随晶体管的控制端连接所述第三控制晶体管的第一连接端，第一连接端接入第一电源电压，第二连接端连接所述像素选择晶体管的第一连接端；
[0039]所述像素选择晶体管的控制端接入像素选择信号，第二连接端作为对应存储控制单元的输出端。
[0040]更可选地，所述存储控制单元用于存储高转换增益或低转换增益的复位信号和图像信号，所述存储控制单元连接至浮动扩散点，基于所述存储控制信号存储相应转换增益模式的复位信号和图像信号。
[0041]可选地，所述像素电路还包括：感光控制模块及复位模块；其中，
[0042]所述感光控制模块连接于所述浮动扩散点和第三参考电位之间，并受控于传输控制信号，用于根据光电效应产生曝光电荷，并根据所述传输控制信号将所述曝光电荷转移输出；
[0043]所述复位模块包括复位晶体管，所述复位晶体管的控制端接入复位控制信号，第一连接端接入第二电源电压，第二连接端连接至所述浮动扩散点。
[0044]更可选地，所述像素电路还包括：
[0045]增益控制模块，所述增益控制模块接收增益控制信号，使本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种像素电路，其特征在于，所述像素电路至少包括：存储控制模块，连接至浮动扩散点，用于基于电容存储用于表征图像的信号；所述存储控制模块包括一个存储控制单元，所述存储控制单元包括复位电压信号传输支路及图像电压信号传输支路，分别用于传输并存储所述复位信号及所述图像信号，其中，所述复位电压信号传输支路包括第一控制晶体管及第一电容，所述图像电压信号传输支路包括第二控制晶体管及第二电容，所述存储控制单元还包括第三控制晶体管，其中：所述第一控制晶体管的第一连接端及所述第二控制晶体管的第一连接端耦接至所述浮动扩散点；所述第一控制晶体管的控制端接入第一控制信号，第二连接端连接所述第三控制晶体管的第一连接端，并通过所述第一电容接第一参考电位；所述第二控制晶体管的控制端接入第二控制信号，第二连接端连接所述第三控制晶体管的第二连接端，并通过所述第二电容接第二参考电位；所述第三控制晶体管的控制端接入第三控制信号。2.根据权利要求1所述的像素电路，其特征在于：在采样阶段，所述存储控制模块中采样所述复位信号及所述图像信号的晶体管的控制信号为台阶电平，所述台阶电平具有至少两个台阶，各台阶的电压依次减小。3.根据权利要求1所述的像素电路，其特征在于：所述控制信号的第一台阶为晶体管开启电平，第二台阶介于所述晶体管开启电平与晶体管关断电平之间。4.根据权利要求3所述的像素电路，其特征在于：所述第二台阶介于所述晶体管开启电平与对应晶体管的阈值电压之间。5.根据权利要求1所述的像素电路，其特征在于：各存储控制单元还包括：第一源跟随晶体管、第二源跟随晶体管及像素选择晶体管；所述第一源跟随晶体管的控制端连接至所述浮动扩散点，第一连接端接入可变电压，第二连接端连接所述第一控制晶体管的第一连接端和所述第二控制晶体管的第一连接端；所述第二源跟随晶体管的控制端连接所述第三控制晶体管的第一连接端，第一连接端接入第一电源电压，第二连接端连接所述像素...

【专利技术属性】
技术研发人员：王锋奇，陈鹏，
申请(专利权)人：思特威上海电子科技股份有限公司，
类型：新型
国别省市：