本发明专利技术提供一种具备可抑制电力消耗的增加的移位缓存器电路的显示装置。此显示装置具备移位缓存器电路，该移位缓存器电路包含：移位缓存器电路部，具备第１电路部及第２电路部，第１电路部具有响应第１信号而导通的第２晶体管；第２电路部具有响应第２信号而导通的第６晶体管，而该第２信号可获得不与上述第２晶体管的导通状态的期间相重叠的导通状态的期间；以及输入信号切换电路部，用来切换各自供应至第２及第６晶体管的第１及第２信号。
【技术实现步骤摘要】
本专利技术涉及一种显示装置，尤其是关于具有移位缓存器电路的显 示装置。
技术介绍
以往，电阻负载型的反相器电路己为人所知。该反相器电路被揭 示在例如岸野正刚着"半导体元件的基础"，日本Ohm公司出版，1985 年4月25日，pp.l84-187。此外，以往，关于包含上述电阻负载型的 反相器电路的移位缓存器电路也已为人所知。移位缓存器电路被用于 例如将液晶显示装置及有机电激发光显示装置的栅极线与漏极线加以 驱动的电路。图18是显示包含传统的电阻负载型反相器电路的移位缓存器电路 的电路图。参照图18，传统的移位缓存器电路1000a由第1电路部1001a 及第2电路部1002a所构成。此外，第2段的移位缓存器电路1000b 由第1电路部1001b及第2电路部1002b所构成。构成第1段的移位缓存器电路1000a的第1电路部1001a，包含n 沟道晶体管NT201及NT202、电容C 201及电阻R 201 。以下，在传 统技术的说明中，n沟道晶体管NT 201及NT 202被分别称为晶体管 NT201及NT202。晶体管NT201的源极连接于节点ND201 ，且对于 漏极被输入有开始信号ST。对于该晶体管NT 201的栅极，供应有频 率信号CLK1。此外，晶体管NT202的源极连接于负侧电位VSS，同 时漏极连接于节点ND202。此外，电容C201的一方的电极连接于节点 ND201，且另一方的电极连接于负侧电位VSS。此外，电阻R201的 一方端子连接于正侧电位VDD，且另一方端子连接于节点ND202。此外，通过晶体管NT202及电阻R201来构成反相器电路。此外，构成第1段的移位缓存器电路1000a的第2电路部1002a， 包含n沟道晶体管NT203及电阻R202。以下，在现有技术的说明中， n沟道晶体管NT 203被称为晶体管NT 203 。晶体管NT 203的源极连 接于负侧电位VSS，且漏极连接于节点ND203。此外，电阻R 202的 一方端子连接于正侧电位VDD，且另一方端子连接于节点ND203。此 外，通过晶体管NT 203及电阻R 202来构成反相器电路。此外，第2段以后的移位缓存器电路，也具备与上述第1段的移 位缓存器电路1000a相同的电路构成。后段的移位缓存器电路的第1 电路部，被构成为连接于前段的移位缓存器电路的输出节点。此外， 对于配置在奇数段的第1电路部的晶体管NT201的栅极，供应有上述 的频率信号CLK1，并且，对于配置在偶数段的第1电路部的晶体管 NT201的栅极，供应有频率信号CLK2。图19是用来说明图18所示的传统移位缓存器电路的动作的波形 图。接下来参照图18及图19，来说明传统的移位缓存器电路的动作。首先，开始信号ST成为H电位。之后，频率信号CLK1成为H 电位。此时，在第l段的移位缓存器电路1000a中，晶体管NT201成 为导通状态，且节点ND201的电位上升至H电位，因此晶体管NT202 成为导通状态。借此，由于节点ND202的电位下降至L电位而使晶体 管NT 203成为关断状态，因此，节点ND203的电位上升至H电位， H电位的输出信号SR1从第1段的移位缓存器电路1000a输出。在频 率信号CLK1成为H电位的期间，H电位的电位被蓄积在电容C 201。接着，频率信号CLK1成为L电位。此时，第1段的移位缓存器 电路1000a的晶体管NT201成为关断状态。之后，开始信号ST成为 L电位。在此，在第1段的移位缓存器电路1000a中，即使晶体管NT201 成为关断状态，也由于节点ND201的电位储存在电容C201的H电位 的电位而保持在H电位，因此晶体管NT202保持在导通状态。因此， 由于节点ND202的电位不会上升至H电位，因此晶体管NT203保持 在关断状态。借此，H电位的输出信号SR1从第1段的移位缓存器电 路1000a被持续输出。接着，频率信号CLK2成为H电位。借此，第l段的移位缓存器电路1000a的H电位的输出信号SR1被输入至第2段的移位缓存器电 路lOOOb，因此进行与上述第1段的移位缓存器电路1000a相同的动作。 借此，H电位的输出信号SR2从第2段的移位缓存器电路1000b被输 出。之后，频率信号CLK1再度成为H电位。此时，在第l段的移位 缓存器电路1000a中，晶体管NT 201成为导通状态，且节点ND201 的电位下降至L电位。因此，晶体管NT 202成为关断状态，且节点 ND202的电位上升至H电位，而使晶体管NT 203成为导通状态。借 此，由于节点ND203的电位从H电位下降至L电位，因此L电位的 输出信号SR1从第1段的移位缓存器电路1000a输出。通过上述的动 作，从各段的移位缓存器电路中，依序输出时序经由移位后的H电位 的输出信号(SR1、 SR2、 SR3、 .. )。然而，在图18所示的传统的移位缓存器电路中，在第l段的移位 缓存器电路1000a中，当输出H电位的输出信号SR1时，由于晶体管 NT 202保持在导通状态，因而产生贯通电流经由电阻R201及晶体管 NT202而在VDD及VSS之间流通的问题。此外，当输出L电位的输 出信号SR1时，由于晶体管NT203保持在导通状态，因而产生贯通电 流经由电阻R 202及晶体管NT 203而在VDD及VSS之间流通的问题。 如此，产生贯通电流经常在于VDD及VSS之间流通的问题。此外， 由于第2段之后的移位缓存器电路也具备与上述第1段的移位缓存器 电路1000a相同的构成，因此也产生贯通电流在VDD及VSS之间流 通的问题。因此，当把上述的传统的移位缓存器电路用在用以驱动液 晶显示装置及有机电激发光显示装置的栅极线与漏极线的电路时，将 导致液晶显示装置及有机电激发光显示装置的电力消耗增加的问题 占。"、、o此外，在图18所示的传统的移位缓存器电路中，如图19所示， 由于从各段的移位缓存器电路1000a及1000b输出的前一段的输出信 号的H电位的期间，与下一段的输出信号的H电位的期间产生重叠， 因此，在将如此的输出信号输出至显示装置的栅极线，而依序驱动各 段的栅极线时，会导致重复驱动前一段的栅极线和下一段的栅极线的 问题。为了解决此问题，也可考虑将H电位的期间不会产生重叠的每隔一段的移位缓存器电路的输出信号，输入至各段的栅极线。然而， 在此情况下，为了依序驱动各段的栅极线，而会产生必须具备段数为 栅极线数目2倍的移位缓存器电路的问题。因而导致难以简化包含移 位缓存器电路的显示装置的电路构成的问题点。
技术实现思路
为了解决上述问题而提出本专利技术，本专利技术的目的之一在于提供一 种具备可抑制电力消耗增加的移位缓存器电路的显示装置。本专利技术的另一目的在于提供一种可简化电路构成的显示装置。 为了达成上述目的，本专利技术第1方面的显示装置具备移位缓存器 电路，该移位缓存器电路包含移位缓存器电路部，具备第1电路部 及第2电路部，第1电路部具有连接于第1电位侧的第1晶体管、以 及连接于频率信号线并响应第1信号而导通的第2晶体管，第2电路部具有响应频率信号而导通的第3晶体管、连接于上述第1电位侧的 第4晶体管、连接于上述第3晶体管的栅极与上述第1电位之间的第5 晶体管、以及连接于上述第本文档来自技高网...
【技术保护点】
一种显示装置，具备移位缓存器电路，该移位缓存器电路包含： 第１移位缓存器电路部（５２、５３、５４、５５、５０２、５０３、５０４、５０５、５１２、５１３、５１４、５１５、５２２、５２３、５２４、５２５、５３２、５３３、５３４、５３５、５４２、５４３、５４４、５４５），由第１导电类型的晶体管所构成，并输出第１移位信号； 第２移位缓存器电路部（５２、５３、５４、５５、５０２、５０３、５０４、５０５、５１２、５１３、５１４、５１５、５２２、５２３、５２４、５２５、５３２、５３３、５３４、５３５、５４２、５４３、５４４、５４５），由第１导电类型的晶体管所构成，并输出第２移位信号，并且配置在上述第１移位缓存器电路部的下一段；以及 逻辑合成电路部（８１、８２、８３、８０１、８０２、８０３、８１１、８１２、８１３、８２１、８２２、８２３、８３１、８３２、８３３、８４１、８４２、８４３），对上述第１移位信号及第２移位信号进行逻辑合成，并输出移位输出信号。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：千田满，堀端浩行，
申请(专利权)人：三洋电机株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。