一种基于MCU和FPGASoC架构的多路接口电路制造技术

本发明专利技术涉及一种基于MCU和FPGA SoC架构的多路接口电路，包括：依次连接的总线接口模块、接口控制模块和接口通路模块，其中，总线接口模块通过系统总线与MCU连接，接口通路模块与外部设备连接；接口控制模块用于将用户设置的接口信息映射至总线接口模块，并控制总线接口模块将接口信息映射至MCU；总线接口模块用于根据接收的系统总线信号，得到接口配置数据，系统总线信号是MCU根据接口信息产生的；接口控制模块还用于根据接口配置数据控制接口通路模块与外部设备实现数据传输。本发明专利技术的基于MCU和FPGA SoC架构的多路接口电路，增强了MCU和FPGA SoC的扩展性、通用性，降低了接口设计的复杂度，提高了接口设计应用的灵活性。提高了接口设计应用的灵活性。提高了接口设计应用的灵活性。

【技术实现步骤摘要】
一种基于MCU和FPGA SoC架构的多路接口电路


[0001]本专利技术属于FPGA核的片上系统
，具体涉及一种基于MCU和 FPGA SoC架构的多路接口电路。

技术介绍

[0002]MCU(Microcontroller Unit，微控制器单元)和FPGA (Field
‑
Programmable Gate Array，现场可编程门阵列)SoC(System on Chip，片上系统)架构是指将通用MCU、存储器、外部设备等与国产FPGA相连，构成一个MCU控制器和FPGA核的片上系统。MCU需通过相关接口与外部设备交互。常用接口主要分为两类：并行接口和串行接口，并行接口是指数据的各位同时进行传送；串行接口是指数据一位位的按顺序进行传送。
[0003]在基于FPGA与MCU的一种接口设计中，例如，通过接口总线实现对 FPGA内部RAM的读写，其寻址范围0～255，其中，FPGA设计采用VerilogHDL语言，而单片机设计由C语言完成。上述技术方案中，MCU系统数据传输通路不足，无法实现大量数据高速传输，且接口专用性强，应用场景固定，灵活性不高。

技术实现思路

[0004]为了解决现有技术中存在的上述问题，本专利技术提供了一种基于MCU和 FPGA SoC架构的多路接口电路。本专利技术要解决的技术问题通过以下技术方案实现：
[0005]本专利技术提供了一种基于MCU和FPGA SoC架构的多路接口电路，包括：依次连接的总线接口模块、接口控制模块和接口通路模块，其中，
[0006]所述总线接口模块通过系统总线与MCU连接，所述接口通路模块与外部设备连接；
[0007]所述接口控制模块用于将用户设置的接口信息映射至所述总线接口模块，并控制所述总线接口模块将所述接口信息映射至所述MCU；
[0008]所述总线接口模块用于根据接收的系统总线信号，得到接口配置数据，所述系统总线信号是MCU根据所述接口信息产生的；
[0009]所述接口控制模块还用于根据所述接口配置数据控制所述接口通路模块与所述外部设备实现数据传输。
[0010]在本专利技术的一个实施例中，所述接口信息包括接口通路数量，通路数据位宽，以及数据读写信息。
[0011]在本专利技术的一个实施例中，所述总线接口模块包括寄存器单元。
[0012]在本专利技术的一个实施例中，所述接口控制模块，具体用于：
[0013]将用户设置的所述接口信息映射至所述寄存器单元；
[0014]控制所述总线接口模块将所述寄存器单元映射至所述MCU。
[0015]在本专利技术的一个实施例中，所述系统总线信号包括地址信号、控制信号和数据信号，所述控制信号为读数据使能信号或写数据使能信号。
[0016]在本专利技术的一个实施例中，所述总线接口模块，具体用于：
[0017]根据接收的系统总线信号的地址信号，获取多通路接口访问地址；
[0018]根据所述多通路接口访问地址，解析系统总线信号的控制信号，得到接口配置数据。
[0019]在本专利技术的一个实施例中，所述接口配置数据包括控制数据、读写数据、配置接口的通路数量及每个通路的数据位宽。
[0020]与现有技术相比，本专利技术的有益效果在于：
[0021]1.本专利技术的基于MCU和FPGA SoC架构的多路接口电路，将用户设置的接口信息映射至MCU，MCU根据该接口信息产生系统总线信号，从而实现了MCU对多路接口的通路数量及每个通路数据位宽的管理；
[0022]2.本专利技术的基于MCU和FPGA SoC架构的多路接口电路，增强了 MCU和FPGA SoC的扩展性、通用性，降低了接口设计的复杂度，提高了接口设计应用的灵活性。
[0023]上述说明仅是本专利技术技术方案的概述，为了能够更清楚了解本专利技术的技术手段，而可依照说明书的内容予以实施，并且为了让本专利技术的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
[0024]图1是本专利技术实施例提供的一种基于MCU和FPGA SoC架构的多路接口电路的结构框图；
[0025]图2是本专利技术实施例提供的另一种基于MCU和FPGA SoC架构的多路接口电路的结构框图。
具体实施方式
[0026]为了进一步阐述本专利技术为达成预定专利技术目的所采取的技术手段及功效，以下结合附图及具体实施方式，对依据本专利技术提出的一种基于MCU和 FPGA SoC架构的多路接口电路进行详细说明。
[0027]有关本专利技术的前述及其他
技术实现思路
、特点及功效，在以下配合附图的具体实施方式详细说明中即可清楚地呈现。通过具体实施方式的说明，可对本专利技术为达成预定目的所采取的技术手段及功效进行更加深入且具体地了解，然而所附附图仅是提供参考与说明之用，并非用来对本专利技术的技术方案加以限制。
[0028]实施例一
[0029]本实施例的基于MCU和FPGA SoC架构的多路接口电路主要基于国产 FPGA逻辑资源实现。请结合参见图1和图2，图1是本专利技术实施例提供的一种基于MCU和FPGA SoC架构的多路接口电路的结构框图；图2是本专利技术实施例提供的另一种基于MCU和FPGA SoC架构的多路接口电路的结构框图。如图所示，本实施例的基于MCU和FPGA SoC架构的多路接口电路，包括总线接口模块1、接口控制模块2和接口通路模块3。其中，总线接口模块1、接口控制模块2和接口通路模块3依次连接，总线接口模块1通过系统总线与MCU连接，接口通路模块3与外部设备连接。
[0030]其中，接口控制模块2用于将用户设置的接口信息映射至总线接口模块1，并控制总线接口模块1将接口信息映射至MCU；总线接口模块1用于根据接收的系统总线信号，得到
接口配置数据，系统总线信号是MCU根据接口信息产生的；接口控制模块2还用于根据接口配置数据控制接口通路模块3与外部设备实现数据传输。
[0031]在本实施例中，接口信息包括接口通路数量，通路数据位宽，以及数据读写信息。具体地，数据读写信息为用户设置的通路发送写数据或发送读数据的操作信息。
[0032]本实施例的基于MCU和FPGA SoC架构的多路接口电路，将用户设置的接口信息映射至MCU，MCU根据该接口信息产生系统总线信号，MCU 通过接口控制模块实现了对多路接口的通路数量及每个通路数据位宽的管理。
[0033]进一步地，总线接口模块1包括寄存器单元。
[0034]具体地，接口控制模块2，具体用于：将用户设置的接口信息映射至寄存器单元；控制总线接口模块1将寄存器单元映射至MCU。
[0035]在本实施例中，可选地，寄存器单元包括配置寄存器、读写寄存器、控制寄存器和状态寄存器。接口控制模块2将用户设置的接口信息映射至相应地寄存器中。例如，用户设置的接口通路数量为1，则接口控制模块2 将1这个数据写入配置寄存器中。
[0036]进一步地，可选地，在本实施本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于MCU和FPGA SoC架构的多路接口电路，其特征在于，包括：依次连接的总线接口模块、接口控制模块和接口通路模块，其中，所述总线接口模块通过系统总线与MCU连接，所述接口通路模块与外部设备连接；所述接口控制模块用于将用户设置的接口信息映射至所述总线接口模块，并控制所述总线接口模块将所述接口信息映射至所述MCU；所述总线接口模块用于根据接收的系统总线信号，得到接口配置数据，所述系统总线信号是MCU根据所述接口信息产生的；所述接口控制模块还用于根据所述接口配置数据控制所述接口通路模块与所述外部设备实现数据传输。2.根据权利要求1所述的基于MCU和FPGA SoC架构的多路接口电路，其特征在于，所述接口信息包括接口通路数量，通路数据位宽，以及数据读写信息。3.根据权利要求1所述的基于MCU和FPGA SoC架构的多路接口电路，其特征在于，所述总线接口模块包括寄存器单元。4.根据权利要...

【专利技术属性】
技术研发人员：刘烈，张东晓，贾红，陈维新，韦嶔，程显志，
申请(专利权)人：西安智多晶微电子有限公司，
类型：发明
国别省市：