数字滤波器的设计方法及装置、数字滤波器设计用程序、数字滤波器制造方法及图纸

一种数字滤波器的设计方法，是对将由多个延迟器构成的带抽头的延迟线中的各抽头信号、用获取的滤波器系数分别变为数倍后、相加输出的数字滤波器进行设计的方法，其特征在于：　　　　将具有数值被设定为数值串总和非零、且该数值串隔１相加之和为同号相等的非对称型的滤波器系数的第１及第２单元滤波器，级联连接成整体的数值串为对称型的基本滤波器，通过将多个该基本滤波器级联连接来进行滤波器的设计。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术是关于数字滤波器的设计方法及装置、数字滤波器设计用程序、数字滤波器，特别是关于具备有由多个迟延器构成的带抽头的延迟线，并在将各抽头信号分别变为数倍之后，相加后输出的FIR滤波器及其设计方法。
技术介绍
在提供给通信、测量、声音、影像信号处理、医疗、地震学等各种领域的各种电子机器中，经常要在其内部实施某种数字信号处理。数字信号处理的最重要基本操作中，有从混合着各种信号或噪声的输入信号之中，仅取出必要的某个频段信号的滤波处理。所以，在进行数字信号处理的电子机器中，经常采用数字滤波器。作为数字滤波器，经常采用IIR(Infinire Impulse Response，无限脉冲响应)滤波器、或FIR(Finite Impulse Response，有限脉冲响应)滤波器。其中，FIR滤波器具有下述优点。第1，由于FIR滤波器的传递函数的极点仅在z平面的原点处才有，因此电路总处于稳定。第2，若滤波器系数为对称型，便可实现完全正确的直线相位特性。若将滤波器根据通过区域与阻止区域的配置进行分类的话，主要可分为低通滤波器、高通滤波器、带通滤波器、带阻滤波器这四种。基本用IIR滤波器与FIR滤波器构成的是低通滤波器，而其他的高通滤波器、带通滤波器、带阻滤波器，则通过进行频率变换等处理从低通滤波器导出。但是，FIR滤波器，由有限时间长度表示的脉冲响应，直接当作滤波器的系数。所以，所谓设计FIR滤波器，是指决定滤波器系数以获得期望的频率特性。以往，在设计构成基本的低通滤波器时，通过根据采样频率与截止频率的比率，进行利用窗函数与切比雪夫近似法等的卷积运算，求取与FIR滤波器的各抽头对应的滤波器系数。然后，通过用所求得滤波器系数进行模拟，一边确认频率特性，一边适当修正系数值，获得所需特性的低通滤波器。另外，在设计高通滤波器、带通滤波器、带阻滤波器等其他滤波器时，首先按照上述次序设计多个基本的低通滤波器。然后，通过将其组合后进行频率变换等操作，设计出具有期望的频率特性的FIR滤波器。然而，由于依现有设计方法所获得滤波器的频率特性，依赖于窗函数或切比雪夫近似式，因此若未将其良好设定，无法获得良好的频率特性。可是，一般来说难以适当设定窗函数与近似式。即，上述现有的滤波器设计方法，熟练的技术人员需要大量时间和精力进行设计，造成设计所需特性的FIR滤波器较为不便的问题。再者，即便假设可设计出接近所需特性的滤波器，所设计的滤波器的抽头数也过于庞大，且其系数值为非常复杂随机的数值。因此问题就是，若要实现此抽头数与系数值，需要大规模的电路结构(加法器、乘法器)。此外，实际使用所设计的FIR滤波器时，运算量非常巨大，导致处理负荷过重的问题。本专利技术正是为解决上述问题，其目的在于，能较为方便地设计具所需频率特性的FIR数字滤波器。再者，本专利技术的目的在于，提供一种可用较小的电路规模高精度实现的FIR滤波器。
技术实现思路
本专利技术下的数字滤波器的设计方法，其特征在于将具有数值被设定为数值串总和非零、且该数值串隔1相加之和为同号相等的非对称型的滤波器系数的第1及第2单元滤波器，级联连接成整体的数值串为对称型的基本滤波器，通过将多个该基本滤波器级联连接来进行滤波器的设计。本专利技术的另一形态，其特征在于将具有数值被设定为数值串总和为零、且该数值串隔1相加之和为异号且绝对值相等的非对称型的滤波器系数的第1及第2单元滤波器，级联连接成整体的数值串为对称型的基本滤波器，通过将多个该基本滤波器级联连接来进行滤波器的设计。本专利技术的另一形态，其特征在于通过在与构成上述第1及第2单元滤波器的非对称型的滤波器系数相对应的各抽头之间、插入n时钟量的延迟，来调整滤波器的通过频带。再者，本专利技术下的数字滤波器，其特征是是具备由多个延迟器构成的带抽头的延迟线，并将各抽头的信号用通过上述的滤波器设计方法求得的滤波器系数分别变为数倍后，相加输出。如上所述，根据本专利技术，由于通过将以给定的非对称型的数值串作为滤波器系数的2个单元滤波器级联连接构成基本滤波器，并将多个此基本滤波器级联连接来设计数字滤波器，因此仅通过该基本滤波器的级联连接，便可自动地获得具有期望频率特性的数字滤波器的滤波器系数，即便不是熟练的技术人员，也可非常简单地进行滤波器的设计。另外，通过本专利技术，由于上述给定的非对称型的数值串，是将给定的对称型数值串从其中央分出的一半，因此设计的数字滤波器所需要的抽头数量非常少，且对于各抽头输出来说所需的滤波器系数种类也非常少。而且，无须采用窗函数，获得的滤波器系数中也不会产生截断误差。所以，可大幅削减电路元件数(特别是乘法器)从而削减电路规模，实现降低消耗功率、减轻运算负荷等效果，同时能高精度地实现数字滤波器的期望的频率特性。此外，由于设计的数字滤波器，为通过反复基本滤波器这个相同样式来构成具有极单纯的结构，因此在集成化时可减少工序数，便于IC化。附图说明图1，是表示5抽头单元滤波器L10、H10的电路结构及滤波器系数的数值串的图。图2是表示5抽头单元滤波器L10、H10的滤波器系数的生成算法的图。图3是用于说明5抽头低通单元滤波器L10的滤波器系数的意义的图。图4是用于说明5抽头高通单元滤波器H10的滤波器系数的意义的图。图5是表示5抽头低通单元滤波器L11的滤波器系数的生成算法的图。图6是表示5抽头低通单元滤波器L10、L11的频率-增益特性的图。图7是表示5抽头高通单元滤波器H11的滤波器系数的生成算法的图。图8是表示5抽头高通单元滤波器H10、H11的频率-增益特性的图。图9是表示5抽头低通单元滤波器(L10)m的频率-增益特性的图。图10是表示5抽头高通单元滤波器(H10)m的频率-增益特性的图。图11是用于说明频段的抽取的图。图12是用于说明频段的抽取的图。图13是表示用第1实施方式下的滤波器设计方法、构成最基本的2种3抽头单元滤波器的电路结构及滤波器系数数值串的图。图14是表示将简单数值串{8、-9、0、1}/16作为滤波器系数的情况下、3抽头高通滤波器H10’的频率特性的图。图15是表示当仅调整了滤波器系数H3时、3抽头高通单元滤波器H10’的频率特性的图。图16是表示当调整了滤波器系数H2、H3时、3抽头高通单元滤波器H10’的频率特性的图。图17是表示本实施方式下的单元滤波器L10”、H10”的电路结构及滤波器系数的数值串的图。图18是表示本实施方式下的低通单元滤波器L10”的频率特性的图。图19是表示本实施方式下的高通单元滤波器H10”的频率特性的图。图20是表示根据第1实施方式设计的低通滤波器频率特性的图。图21是表示根据第1实施方式设计的带通滤波器频率特性的图。图22是表示第2实施方式下的低通滤波器的图。图23是表示根据第2实施方式设计的低通滤波器频率特性的图。图24是表示5抽头单元2次滤波器L20、H20的滤波器系数的生成算法的图。具体实施例方式以下，参照附图对本专利技术一个实施方式进行说明。本实施方式的数字滤波器，是具备由多个延迟器所构成的带抽头的延迟线，将各抽头的输出信号通过被赋给的滤波器系数分别变为数倍之后，相加输出类型的FIR滤波器。(第1实施方式)第1实施方式下的滤波器设计方法，制作下述所说明的单元滤波器L1n”、H1n”(本专利技术的基本滤波本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】

【专利技术属性】
技术研发人员：小柳裕喜生，
申请(专利权)人：神经网路处理有限公司，
类型：发明
国别省市：